第2世代分割RESURF構造を適用したゲートドライバーIC(パワーエレクトロニクス及び半導体電力変換一般)
スポンサーリンク
概要
- 論文の詳細を見る
The 2nd generation divided RESURF structure has been developed by applying a P- epitaxial -on-P- substrate layer and micro- N+ buried layer (micro-NB) provided at the edge region of the N+ buried layer (NB). The micro-NB reduces the electric field around its own area, and it improves the breakdown voltage with no additional area. Beside, the 2nd generation divided RESURF structure has no effect on the breakdown voltage, because the divide RESURF structure is designed that the depletion layer enough reduces its own electric field.
- 社団法人電子情報通信学会の論文
- 2008-10-16
著者
関連論文
- パワー半導体デバイスの最新技術動向
- 微細構造適用600V系HVIC (特集「パワーデバイス技術の最前線」)
- 新規高耐圧ダイオードを有するハーフブリッジドライバーIC
- 1,200V級のHVICプロセス (特集2 パワーデバイス)
- 120V BiC-DMOSプロセス開発 : 42Vバッテリーシステム, FPDシステムの高機能化
- BiC-DMOSを多機能化する60V系Nch/Pchフィールドトランジスタ
- 高機能パワーIC--BiC-DMOS (特集「新たな飛躍段階を迎えたパワーデバイス」)
- 0.5μm BiCMOS & DMOS開発
- 第2世代分割RESURF構造を適用したHVIC技術 (特集 パワーデバイス)
- 第2世代分割RESURF構造を適用したゲートドライバーIC
- 第2世代分割RESURF構造を適用したゲートドライバーIC(パワーエレクトロニクス及び半導体電力変換一般)
- HVIC技術開発と将来展望 (特集 新世代パワーデバイス)
- 100kHz動作対応L-IGBTの構造開発
- 新しい受動ゲート駆動法によるL-IGBTの高性能化
- 高抵抗(P--)基板を使用するスマートパワー技術における寄生L-NPNTr動作の抑制
- 多重ストライプドレイン構造による1200V級HVIC搭載高性能/高耐圧 P-Channel MOS
- 高耐圧領域へのワイドセルピッチLPT(II)-CSTBT^(III)技術の有効性
- Relaxed Field of Cathode (RFC) Diode : 高破壊耐量を有する次世代 HV Diode
- 高耐圧ICの発展と将来展望(パワーエレクトロニクスの課題と展望-ワイドバンドギャップ素子の可能性を含めて)
- 受動ゲートによるL-IGBTの高速化
- 高温で広い安全動作領域を有するCSTBT^(III)の開発
- インバータシステム用1.200V HVIC技術 (特集 パワーデバイス)
- High Voltage アプリケーションへのLPT(II)-CSTBT^(III)技術のチャレンジ : 新規エッジターミネーション設計による高ターンオフ耐量化
- 多重ストライプドレイン構造による1200V級HVIC搭載高性能/高耐圧 P-Channel MOS
- RFC diode のキャリアプラズマ形成メカニズムと600-1700Vクラスでの有効性実証
- Relaxed Field of Cathode (RFC) Diode : 高破壊耐量を有する次世代 HV Diode
- 高温で広い安全動作領域を有するCSTBT^(III)の開発
- 高耐圧領域へのワイドセルピッチLPT(II)-CSTBT^(III)技術の有効性
- RFC diode のキャリアプラズマ形成メカニズムと600〜1700Vクラスでの有効性実証