低電力DSPを用いたH.264ビデオエンコーダ(画像信号処理及び一般)

スポンサーリンク

概要

論文の詳細を見る
携帯機器向け低電力DSPコアで動作し、QVGAサイズ、毎秒15枚の処理能力を備え、低演算量かつ演算負荷変動が小さく安定動作するH.264 baseline profile準拠のビデオエンコーダを開発したので報告する。まず、平均演算量を削減するために、動き予測ではダイヤモンドサーチ方式の導入や探索点削減により、イントラ/インター符号化タイプ判定では平滑度に基づくスキップ判定の導入により演算負荷を軽減した。次に、入力映像によっては、平均演算量の2倍近いピーク負荷が発生してエンコード動作の安定性を損なう問題を解決するために、動き予測とイントラ予測モード探索処理のスキップ判定に、負荷状態のフィードバック制御を導入することで負荷変動を抑制した。その結果、QVGAサイズ、毎秒15枚、256kbpsのH.264ビデオのエンコード負荷は104Mcycle/secまで削減され、ピーク時の負荷は平均量に対して20%程度の増加に抑えることができた。
2006-04-14

著者

関連論文

もっと見る

スポンサーリンク