バイパスキャパシタのインダクタンスが電源雑音に及ぼす影響
スポンサーリンク
概要
- 論文の詳細を見る
ディジタル信号の高速化に伴い、プリント配線板のパワー・グランド層雑音の問題が顕在化している。この雑音は等価直列抵抗(ESL)の小さいキャパシタを層間に接続することで低減できるが、キャパシタと層間を結ぶ配線のインダクタンスにより、効果が抑制される可能性がある。本項では、表面実装用キャンパシタのESLの値、配線によって付加されるインダクタンス及びそのインダクタンスの低減方法について検討した結果を述べる。
- 社団法人電子情報通信学会の論文
- 1995-09-05
著者
関連論文
- DC給電バスのヒューズによる過電流保護特性
- 多層基板のディカップリング
- バイパスキャパシタ搭載PCBの電源:グランド層のインピーダンスと電源雑音
- バイパスキャパシタのインダクタンスが電源雑音に及ぼす影響
- PEEC法における区分要素の磁気結合と計算精度