5.4GOPS,81GB/sリニア・アレイ・アーキテクチャDSP
スポンサーリンク
概要
- 論文の詳細を見る
リニア・アレイ・アーキテクナャを持つプログラマブルDSPを開発した。画像フォーマット変換を含むリアルタイムの画像処理が可能である。4320個のSIMDプロセッサを搭載し、50MHz動作時に5.4GOPSの処理能力と81GB/sのメモリバンド幅を実現する。またHDTVにも適用可能な75MHzの入出力周波数を持ち、様々なフォーマットに幅広く対応する。5.4GOPSは、リアルタイムの画像フォーマット変換、画像の縮小/拡大、Y/C分離、画質向上、ノイズ低減、画像強調など様々なアプリケーションに対して十分な処理能力である。0.4μmCMOSプロセスを用い、1チップ上に1200万トランジスタを15.12mm×14.95mmに搭載した。消費電力は3.3V動作時0.53W/GOPSである。
- 社団法人電子情報通信学会の論文
- 1996-04-25
著者
-
隈田 一郎
ソニー株式会社 メディアプロセシング研究所
-
妹尾 克徳
ソニー株式会社 メディアプロセシング研究所
-
相川 雅俊
ソニー株式会社 メディアプロセシング研究所
-
大木 光晴
ソニー株式会社 メディアプロセシング研究所
-
花木 博一
ソニー株式会社 メディアプロセシング研究所
-
奥田 拓史
ソニー株式会社 メディアプロセシング研究所
-
山崎 孝雄
ソニー株式会社 メディアプロセシング研究所
-
曽根田 光生
ソニー株式会社 メディアプロセシング研究所
-
岩瀬 清一郎
ソニー株式会社 メディアプロセシング研究所
-
青山 幸治
ソニー株式会社プラットフォームsocソリューションセンター
-
曽根田 光生
ソニー(株)半導体事業本部 研究部
-
橋口 昭彦
ソニー(株)
-
黒川 益義
ソニー株式会社プラットフォームSOCソリューションセンター
-
山崎 孝雄
ソニー(株) 中央研究所
-
相川 雅俊
ソニー(株) 中央研究所
-
黒川 益義
ソニー(株) 中央研究所
-
大木 光晴
ソニー(株) 中央研究所
-
花木 博一
ソニー(株) 中央研究所
-
中村 憲一郎
ソニー(株) 中央研究所
-
奥田 拓史
ソニー(株) 中央研究所
-
妹尾 克徳
ソニー(株) 中央研究所
-
岩瀬 清一郎
ソニー(株) 中央研究所
-
青山 幸治
ソニー(株) 中央研究所
-
隈田 一郎
ソニー(株) 中央研究所
-
橋口 昭彦
ソニー(株) 中央研究所
-
曽根田 光生
ソニー(株) 中央研究所
関連論文
- MPEG2リアルタイム符号化/復号化用2.2GOPSビデオDSP
- 2)新しい駆動によるアクティブマトリクス液晶ディスプレイ(画像表示研究会(第85回))
- 新しい駆動によるアクティヴ・マトリクス液晶ディスプレイ
- 21世紀に向けた半導体メモリの技術課題とロードマップ
- ディジタル化サブシステムの構成(ディジタルテレビジョンの基礎(第5回))
- 4Mbit MONOSメモリーセルアレイにおける狭いVthの分布とセルオペレーションに対する影響
- MPEG2リアルタイム符号化/復号化用2.2GOPSビデオDSP
- MPEG2リアルタイム符号化/復号化用2.2GOPSビデオDSP
- 画像DSPによるXGA-LCDプロジェクタ用マルチスキャンコンバータ
- 5.4GOPS,81GB/sリニア・アレイ・アーキテクチャDSP
- ディジタルビデオ用積和演算LSI
- 拡張Verilog-HDLを用いたディジタルフィルタ回路の設計
- オフセット補償効果のある電流センスアンプを用いた0.35μm 9ns 16Mb CMOS SRAM
- 高速・低消費電力CMOS論理レベル交換回路