LOGOニユーラルネットワークを用いたST3進数加算器の構成

スポンサーリンク

概要

論文の詳細を見る
多値論理回路は2値論理回路にはない特長を持っており、より高速動作の可能性があるが、回路を構成する方法は確立されてはいない。そこでST3値方式の論理を実現するのに有利であるLOGOニューラルネットワークを用いた加算回路の構成について報告する。まず、ST3進数の加算における、けた上げ先見加算(CLA)方式を提案し、LOGOニューラルネットワークで構成した。LOGOニューラルネットワークを用いることで、けた上げ検出回路を同一のニューロンのみで構成できた。これによって、LOGOニューラルネットワークの高いモデル化能力が示された。さらに、その論理回路をMOSFET電流モード回路によって実現し、シミュレーションによって動作確認を行った。
社団法人電子情報通信学会の論文
1997-05-23

著者

関連論文

もっと見る

スポンサーリンク