FPGAを用いたマルコフチェーンシミュレーションシステム
スポンサーリンク
概要
- 論文の詳細を見る
マルコフチェーンや待ち行列モデル, 各種ペトリネットは並列システムの動作解析や性能評価に広く用いられている. 中でもマルコフチェーンは, 数学モデルを専門としない並列システムの設計者にも習得が容易であり, 対象のモデル化も比較的簡単である. しかし一方で, 複雑なシステムをモデル化した場合や, 発生確率の極めて小さい事象を扱う場合には解析に多大な時間を要する. そこで本論文では, 乱数を用いたマルコフチェーンのシミュレーションを, FPGA上で直接ハードウェアによって高速に実行するシステムを提案する. このシステムでは, マルコフチェーン記述言語Taicoで解析対象を記述し, それをトランスレータによってハードウェア記述言語に変換した後, FPGA上に実現しシミュレーションを実行する. 評価の結果, 高速ワークステーションに比べて数百倍の速度でシミュレーションが可能であることが判明した.
- 社団法人電子情報通信学会の論文
- 1997-10-25
著者
関連論文
- 予測機構を持った低遅延オンチップルータアーキテクチャ(オンチップ・ネットワーク/メモリシステム,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- (10)コンピュータリテラシーに重点をおいたコンピュータ入門教育 : 東京電機大学工学部電子工学科のコンピュータ教育(第3セッション 教育システム(III))
- 可変構造を持つマルチプロセッサキャッシュ評価環境 ATTEMPT-1
- シングルチップマルチプロセッサのためのスヌープキャッシュの検討
- オンチップマルチプロセッサのキャッシュメモリの検討
- オンチップマルチプロセッサのキャッシュメモリの検討
- マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : キャッシュの実装
- マルチプロセッサチップを想定した並列計算機テストベットATTEMPT-1 : 構成と実装
- マルチプロセッサチップを想定した並列計算機テストベッドATTEMPT-1 : 概要
- 並列システム解析モデル : STMT ネット
- 予測機構を持った低遅延オンチップルータアーキテクチャ(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- IEEE標準バスFuturebusにおけるバスアービトレーションプロトコルの公平性とオーバヘッドの解析
- 可変構造マシンを用いた確率モデルシミュレーションシステム
- FPGAを用いたマルコフチェーンシミュレーションシステム
- 可変構造を持つマルコフアナライザ