フラグスキャンレジスタを用いた内蔵 RAM テスト
スポンサーリンク
概要
- 論文の詳細を見る
ASICに内蔵されるRAMのテスト容易化に関して新しい手法およびそのテスト回路を提案する.本手法はスキャンパス方式に基づくものであり,この手法を実現するためRAMテストに特化したスキャンレジスタ(フラグスキャンレジスタ)を開発した.また,全周期系列アドレス手法を併用することによりアドレス生成回路なしで高速テストが可能である.更に,CMOSゲートアレーの基本セルを用いたRAMに対して本手法を適用し,その有効性を確認した.
- 社団法人電子情報通信学会の論文
- 1993-12-25
著者
-
岩出 秀平
三菱電機(株)システムlsi開発研究所
-
岩出 秀平
三菱電機株式会社システムLSI事業化推進センター
-
阪尾 正義
三菱電機(株)コンピュータ製作所
-
前野 秀史
三菱電機(株)システムLSI開発研究所
-
前野 秀史
三菱電機株式会社システムLSI開発研究所
-
茅野 晋平
三菱電機株式会社システムLSI開発研究所
-
阪尾 正義
三菱電機株式会社コンピュータ製作所
関連論文
- 低電圧動作ゲートアレイ向けSRAMメモリセルの高速化検討
- 3次元配線容量シミュレーションに基づいたサブ100mm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元配線容量シミュレーションに基づいたサブ100nm世代eSRAMのスケーリングの検討(プロセス・デバイス・回路シミュレーション及び一般)
- 大規模高速ASIC用クロック分配回路レイアウト設計ツールの開発(システムLSIの設計技術と設計自動化)
- 細密リードのレーザはんだ付に関する研究(第2報) : ビーム制御によるはんだ付の高速化
- 4)512×512画素シリコン・ショットキバリア赤外イメージセンサ(テレビジョン電子装置研究会)
- 512×512画素シリコン・ショットキバリア赤外イメージセンサ
- 疑似乱数アドレッシングによるRAMテストに適したテストパターンの提案
- フラグスキャンレジスタを用いた内蔵 RAM テスト
- 基板バイアス自動制御MT-CMOS回路技術を用いたLSIの低消費電力化
- MELCOM-COSMO/OKITAC-COSMO モデル700におけるメイン・メモリの構成