基板抵抗網モデルの抽出
スポンサーリンク
概要
- 論文の詳細を見る
レイアウトデータを参照して抽出用データを生成し、抽出用ルールに必要な事項を書き加えることにより、レイアウトCADに備わる素子抽出機構を利用してサブストレートモデルを抽出し回路シミュレータでの解析を可能とした。本論文ではこの抽出ツールを利用して、様々な構造のプロセスにおけるアイソレーションの効果の評価結果について述べる。さらにテストチップの測定結果とシミュレーション結果の比較検討結果についても述べる。
- 社団法人電子情報通信学会の論文
- 1998-10-22
著者
関連論文
- A-1-12 van der Pol発振器の雑音
- 位相雑音シミュレーションについての考察
- 発振器解析における位相雑音と振幅雑音の分離
- マルチバイブレータの雑音シミュレーション
- 発振器の雑音シミュレーション
- 基板抵抗網モデルの抽出
- 基板抵抗網モデルの抽出
- 基板抵抗網モデルの抽出
- 基板抵抗網モデルの抽出
- 大規模ニューロチップを指向した低ビット学習法の検討
- レイアウトCADの素子抽出機能を用いたサブストレート基板抵抗網モデルの抽出
- 基板抵抗網モデルの自動抽出