レイアウトCADの素子抽出機能を用いたサブストレート基板抵抗網モデルの抽出

スポンサーリンク

概要

論文の詳細を見る
高周波アナログ回路やアナデジ混在回路では、これまで影響の少なかった基板を伝わる信号の影響も考慮してLSIの設計をしなければならない。本来基板の影響を正確に知るためには電磁界解析等の解析を実行する必要があるが、これには多大な計算時間を要するために実用的ではない。そこで基板の影響を回路シミュレーションでも解析できるように、基板を抵抗網としてモデル化する手法がある。これは基板を細かなメッシュに区切り、その一つのセルを図に示すモデルで置き換えて解析するものである。ところが基板上に配置された各素子の位置関係を簡単に回路シミュレーションの入力データに反映させる方法がなかったために、レイアウトパターンに依存する基板の影響を容易に解析することができなかった。そこでCAD上の素子抽出機能を利用し、レイアウトデータから基板抵抗網モデルを抽出し、基板上の素子や配線とともに回路シミュレーションの入力データを作成できるようにした。
1996-09-18

著者

関連論文

もっと見る

スポンサーリンク