大規模ニューロチップを指向した低ビット学習法の検討
スポンサーリンク
概要
- 論文の詳細を見る
階層構造型の大規模ニューラルネットワークLSIを実現するため、シナプス結合記憶部のビット精度を下げて素子数を削減し集積度を上げる方法が考えられる。ところが、従来の学習法では重みのビット精度を下げると学習収束性が極度に悪化していた。そこで、低ビット長のシナプスを持ったニューラルネットワークLSI向けの学習方法について検討し、一回の学習で更新するシナプスの数を制限するという新たな学習法を提案し、その有効性を確認するためにシミュレーション実験を行った。
- 社団法人電子情報通信学会の論文
- 1994-04-22
著者
関連論文
- 3-7 高速・広帯域アナログ駆動ICのマルチメディアディスプレイへの応用
- シナプス数を半減できるホップフィールドネットワーク構成法
- 基板抵抗網モデルの抽出
- 基板抵抗網モデルの抽出
- 基板抵抗網モデルの抽出
- 基板抵抗網モデルの抽出
- 低素子偏差基準電流源回路
- 液晶セル容量の区分線形近似による動特性解析とそれに基づくモデル
- 大規模ニューロチップを指向した低ビット学習法の検討
- レイアウトCADの素子抽出機能を用いたサブストレート基板抵抗網モデルの抽出
- 基板抵抗網モデルの自動抽出