B-6-54 大規模ATMスイッチ構成についての一検討
スポンサーリンク
概要
- 論文の詳細を見る
大容量バックボーンネットワークの構築に向けて、TbpsクラスのATMスイッチの早期開発が要求されている。入力バッファ型スイッチでは、大規模化に際して一般的な実装ボトルネックであるバッファメモリの高速動作要求の厳しくない反面、一つの出力回線へセルを送出する入力回線を選択する調停処理を回線速度相当まで高速化させなければならない(回線速度がOC-192相当で、100MHz動作のLSIならば4クロツクが1セル時間に相当) 。調停処理が数セル時間かかり、その間タイムスロットを占有するものとすると、帯域利用効率が低下し、遅延特性が大幅に劣化する。本稿では、調停処理が1セル時間以上かかる場合でも、良好なスイッチ特性を保つことが可能な入力バッファ型スイッチの拡張方式を提案する。
- 社団法人電子情報通信学会の論文
- 1999-03-08
著者
関連論文
- CATV綱を用いたATMアクセス網プロトタイプシステム
- ATM網におけるセル無廃棄転送法
- シェーパのアーキテクチャに関する一考察
- ATM技術とIP処理技術を融合した品質保証型スイッチアーキテクチャの提案
- B-6-11 入力バッファ型スイッチにおけるマルチキャスト方式の提案
- B-6-54 大規模ATMスイッチ構成についての一検討
- ACR通知機能を有するABR-UPCの検討
- ABR-VS/VDにおけるBRMセルスケジューリング法の一検討
- ABR-VS/VDのバッファリング効果の評価
- ABR-VS/VDにおけるセグメント間レート情報直接通知方式
- ATM-WANにおけるABR-VSVD制御のフレームワーク
- 輻輳情報直接通知によるVS/VDを用いたABRサービスの性能評価
- ABR-VS/VD配備における一検討
- リーキーバケット型UPCLSIの開発
- ABRサービスにおけるシェーパ,VS/VD配備方法の検討
- 適応型ABR-UPC/NPCの検討
- Dynamic-GCRAのバイナリーモードABRへの適用法の検討
- トラヒックシェーパの出力競合特性評価
- ATM網のUPC/NPC装置におけるリーキーバケットアルゴリズム演算部のエラー監視法
- ユーザシエイパーを考慮したUPC契約と最適CAC
- Leaky Bucketのトラヒック特性評価 : バースト長とバケツ長
- リーキーバケツト通過トラヒツクの多重化特性
- Longest Prefix Matchキャッシュを用いたIPフォワーディングテーブル検索方法の提案
- デスクトップ用1チップATMスイッチ
- 1チップATMスイッチにおけるマルチQoSクラス制御
- デスクトップ用1チップATMスイッチ
- ABR実装方式の検討
- B-6-46 高スループット/大容量IPテーブルサーチャー構築法
- B-6-45 Longest Prefix Match/Full Match/Full Match with Mask検索LSIアーキテクチャ
- マルチギガビットIPフォワーダ用50Mpps Longest Prefix Match 検索LSI
- 大規模スイッチにおける内部輻輳制御の検討
- ABRレート制御におけるExplicit Rate計算方式
- 大規模マルチQoSスイッチアーキテクチヤの提案
- プロセッサの内部キャッシュを用いた高速IPフォワーディングテーブル検索方法
- プロセッサの内部キャッシュを用いた高速IPフォワーディングテーブル検索方法
- 高速LPMキャッシュを用いた大容量IPテーブルサーチ法
- ATM網におけるBest Effortトラヒックに対するバッファ管理方式
- 入出力バッファ型ATM交換機のトラヒック特性評価
- 入出力バッファ型ATM交換機のトラヒック特性評価
- 入出力バッファ型ATMスイッチにおける内部輻輳制御の提案
- 入出力バッファ型ATMスイッチにおける内部輻輳制御の提案
- 入出力バッファ型ATMスイッチにおける内部輻輳制御の提案
- STOP/SHAPE/GO型スケジューリングの遅延特性の改善
- 入出力バッファ型スイッチにおけるSTOP/SHAPE/GO型スケジューリングの提案
- Multipoint-to-PointコネクションにおけるABR制御の実装検討
- ATM網におけるBest Effertトラヒックに対するバッファ管理方式
- B-11-6 客とサーバが異なるサービス属性を持つ待ち行列の最適割当戦略(B-11.コミュニケーションクオリティ,一般セッション)
- B-11-5 異なるサービス属性を持つユーザとアクセスポイントの待ち行列モデル化(B-11.コミュニケーションクオリティ,一般セッション)
- 高速1チップマルチレイヤ処理スイッチのプロトタイプ開発