32ビット組込み型プロセッサを用いたGPS衛星捕捉処理の高速化手法 (ITSのための情報通信と航行・測位論文小特集)

概要

論文の詳細を見る
本論文では,32ビット組込み型プロセッサを用いて,GPS受信機の低コスト化のために低精度の水晶発振器を使用しても衛星捕捉の処理を高速化できる手法について述べる.従来の高速化手法として,マッチドフィルタによるH/W手法があるが,これはH/W規模が大きくなることが問題であった.また,複素FFTによるS/W手法もあるが,これは複素FFTに要する演算量が大きく組込み型プロセッサで実現するには困難であることが問題であった.そこで,高速化のために特別なH/Wが不要である後者の手法において,捕捉時間の高速化と演算量の抑制とを両立させるため,コード位相の一致の判定とキャリヤ周波数の推定の両方に複素FFTを用いて行っていた処理を,次のように改良する手法を提案する.すなわち,コード位相の一致の判定を部分相関値の2乗和により,キャリヤ周波数の推定を実数FFTにより行う手法である.実験システムにより本提案手法の評価を行った結果,衛星捕捉に要する時間は最大で19秒,また,そのときの衛星捕捉の高速化に要する演算量は16.1MIPSとなり,本提案手法が演算量と衛星の捕捉時間との両面で実用上問題ないことを確認した.
社団法人電子情報通信学会の論文
1999-11-25