Consumer Electronics 高密度化のためのビア積層の影響
スポンサーリンク
概要
- 論文の詳細を見る
The stacked via technology becomes to be one of key technologies for the achievement of high density packaging as of today, however, it could not be said that the influence of via stacking has been understood sufficiently. The influence of one to five stacked VIA technologies are studied with the parameter of stress and strain on the view point of reliability, comparing the condition that these vias are located directly on the RFP (Resin Filled PTH (Pin Through Hole)), and the other condition that these are located left and right with some distance from RFP. The maximum is happened at the smallest neck of via, and it is recommended that the via stacking is designed with some distance from RFP. The guideline as to the optimized design of the substrate that has the stacked via is provided.
- 2008-12-01
著者
-
長谷 智弘
龍谷大学理工学部
-
長谷 智弘
龍谷大学
-
中西 徹
日本アイ・ビー・エム(株)野洲事業所
-
中西 徹
日本アイ・ビー・エム
-
中西 徹
日本アイ・ビー・エム(株)
-
長谷 智弘
龍谷大学理工学部情報メディア学科
関連論文
- AVシステムの構成情報の収集法
- 5-2 ダイナミック駆動法を用いた 大画面ディスプレイダイヤモンドビジョン・マークII
- 狭帯域電力線搬送でのGUIによる家電の遠隔操作の試み
- リモートディスプレイフレームワークによる家電ネッワークの試み
- 熱伝導法則を応用した応答曲面法の評価関数への適用による熱設計パラメータ最適化に関する研究
- Consumer Electronics 高密度化のためのビア積層の影響
- 32ビット組込み型プロセッサ向けDGPS受信機の復調処理のソフトウェア化
- 静止状態におけるGPS測位精度向上のためのカルマンフィルタの検討
- 組込み用マイクロコントローラを用いたPHSデータ通信機能の全ソフトウェア化
- 薄膜ドライフィルムレジストを利用した高密度ビルドアップ基板エッチングプロセス解析
- ACF接続における導電性粒子の変形問題に対する断面構造解析と数値解析
- 32ビット組込み型プロセッサを用いたGPS衛星捕捉処理の高速化手法 (ITSのための情報通信と航行・測位論文小特集)
- 組込み形マイクロプロセッサに適した画素補間方式
- 有限要素法によるビルドアップ基板上 CSP/FCA/MCM 実装のための最適構造解析
- 同化現象のための視覚特性を考慮した2次元伝達関数モデル
- 視覚特性を考慮した白黒意匠における同化現象の伝達関数モデル
- メッセージオブジェクト転送を使用したAV機器制御法
- IBMプロフェッショナル論文 ビルドアップ基板の高密度化を促進する理論計算手法の開発
- 薄膜ドライフィルムレジストを利用した低価格と高密度を両立させるビルドアップ基板の開発
- 筐体のひずみを利用した入力インタフェース