レイアウトを考慮したディレイ削減テクノロジマッピングシステム

スポンサーリンク

概要

• 論文の詳細を見る

• 本論文は、配置後の回路データに対して局所的な回路変更を行ないクリティカルパスの遅延を減少させるシステムLDR(Layout Driven Re-Synthesis)に関するものである。このシステムは、クリティカルパスの周辺の回路を選択して、論理的に等価かつ性能の高い回路に変換する。このシステムを配置処理後の400kゲートクラスのゲートアレイに対して実行した結果、回路の遅延が10%程度改善されることを確認した。

• 一般社団法人情報処理学会の論文
• 1997-02-14

著者

• 室伏 真佐子

  (株)東芝 半導体事業本部 半導体設計・評価技術センター 設計自動化開発部

• 石岡 尚

  (株)東芝 ULSI研究所

• 石岡 尚

  (株)東芝 半導体事業本部 半導体設計・評価技術センター 設計自動化開発部

関連論文

• ブランチスラック法による超高速パス抽出アルゴリズム
• レイアウト設計を考慮した低消費電力化テクノロジーマッピング
• レイアウト設計を考慮した低消費電力化テクノロジーマッピング
• タイミング最適化ECOの実験と評価
• レイアウトを考慮したディレイ削減テクノロジマッピングシステム

スポンサーリンク