室伏 真佐子 | (株)東芝 半導体事業本部 半導体設計・評価技術センター 設計自動化開発部

スポンサーリンク

概要

• 同名の論文著者
• (株)東芝 半導体事業本部 半導体設計・評価技術センター 設計自動化開発部の論文著者

関連著者

• 室伏 真佐子

  (株)東芝 半導体事業本部 半導体設計・評価技術センター 設計自動化開発部

• 石岡 尚

  (株)東芝 半導体事業本部 半導体設計・評価技術センター 設計自動化開発部

• 三橋 隆

  (株)東芝半導体設計・評価技術センター

• 村方 正美

  (株)東芝 半導体設計・評価技術センター

• 村方 正美

  株式会社東芝半導体設計評価技術センター

• 村方 正美

  (株)東芝半導体設計・評価技術センター

• 室伏 真佐子

  株式会社東芝半導体設計評価技術センター

• 石岡 尚

  株式会社東芝半導体設計評価技術センター

• 石岡 尚

  (株)東芝 ULSI研究所

• 室伏 真佐子

  東芝研究開発センター

• 村方 正美

  東芝研究開発センター

• 三橋 隆

  東芝研究開発センター

もっと見る 閉じる

著作論文

• ブランチスラック法による超高速パス抽出アルゴリズム
• レイアウト設計を考慮した低消費電力化テクノロジーマッピング
• レイアウトを考慮したディレイ削減テクノロジマッピングシステム

スポンサーリンク