Issues in the Floor Planning and Layout of Asynchronous VLSI Systems

スポンサーリンク

概要

• 論文の詳細を見る
• 一般社団法人情報処理学会の論文
• 1998-03-17

著者

• OZCAN Metehan

  東京大学 先端科学技術研究センター

• 中村 宏

  東大

• 南谷 崇

  東大

• Ozcan Metehan

  東大

• 今井 雅

  東大

関連論文

• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価
• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• 非同期式VLSI設計用CADシステムの提案
• 非同期式VLSI設計用CADシステムの提案
• Synthesis of Serial Local Clock Controllers for Asynchronous Circuit Design(IP Design)(VLSI Design and CAD Algorithms)
• Synthesis of Serial Local Clock Controllers for Asynchronous Circuit Design
• Verification and Violation Correction of Timing Constraints for Gate-Level Asynchronous Circuits (特集:システムLSIの設計技術と設計自動化)
• Verification of Timing Constraints for Fine-Grain Pipelined Asynchronous Data-Path Circuits (デザインガイヤ2000) -- (VLSIの設計/検証/テスト及び一般)
• Verification of Timing Constraints for Fine-Grain Pipelined Asynchronous Data-Path Circuits (デザインガイヤ2000) -- (VLSIの設計/検証/テスト及び一般)
• Verification of Timing Constraints for Fine-Grain Pielined Asynchronous Data-Path Circuits (デザインガイヤ2000) -- (VLSIの設計/検証/テスト及び一般)
• 3E-3 Layout Methodology for SDI Model Asynchronous Circuits
• TC10(ComputerSystems Technology) : コンピュータシステムの技術
• SDIモデルに基づく局所同期型非同期式VLSI設計方式
• Issues in the Floor Planning and Layout of Asynchronous VLSI Systems

もっと見る 閉じる

スポンサーリンク