分散共有メモリでのキャッシュ・コヒーレンシ制御方式
スポンサーリンク
概要
- 論文の詳細を見る
中規模のマルチプロセッサとして,スヌープキャッシュを備えるマイクロプロセッサを用いたバス結合共有メモリアーキテクチャによるシステムが提案/実用化されている. しかし最近のマイクロプロセッサの高性能化からバスに要求される処理能力の増加,また動作の高速化による実装上の問題から単一のバスに接続できるプロセッサ数の制限が厳しくなってきている. これらの問題に対処する方法として分散共有メモリアーキテクチャを応用することが考えられる.今回我々は,バス結合による分散共有メモリアーキテクチャのシステムにおいて,スヌープキャッシュ/メモリのコヒーレンシ制御を行う方式について提案する.
- 1996-03-06
著者
-
林 宏雄
(株)東芝cos開発センタ
-
岩佐 繁明
株式会社 東芝 情報・通信システム技術研究所
-
畠山 哲夫
(株)東芝cos開発センタ
-
畠山 哲夫
株式会社 東芝 情報・通信システム技術研究所
-
林 宏雄
株式会社 東芝 情報・通信システム技術研究所
-
小室 浩
株式会社 東芝 情報・通信システム技術研究所
-
山上 宣彦
株式会社 東芝 情報・通信システム技術研究所
-
林 宏雄
株式会社 東芝 セミコンダクター&ストレージ社 半導体研究開発センター デジタルメディアSoC技術開発部
関連論文
- ベクトルプロセッサPUのアドレス制御方式
- 2. SMPサーバのデータ・バス技術 ( 高速プロセッシングデータバス技術)
- 分散共有メモリでのキャッシュ・コヒーレンシ制御方式
- ISDNを利用した技術ミーティングシステムの試作
- 図形編集ツールに関する考察
- イラスト文字作成ツールに関する考察
- マルチプロセッサシステムにおける高速データ転送方式
- 分散共有メモリアーキテクチャにおけるキャッシュコンシステンシプロトコル
- ラップトップEWS SPARC LT(5)拡張バス制御方式
- 広域地図情報表示装置に要求される表示機能
- 産業用コンピュータにおける高速・高密度実装基板のテスト容易化技術
- 高性能デジタル分野の技術動向
- ISSCC技術トレンド : 新技術分野(Technology Direction)とデジタル技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)