RX-NAS : A Scalable, Reliable Clustered NAS System(Parallel and Distributed Processing Technology)
スポンサーリンク
概要
- 論文の詳細を見る
RX-NAS (Replicated eXpandable Network-Attached Storage), a scalable, reliable clustered NAS system designed for entry-level NAS, has been developed. RX-NAS is based on X-NAS, which is a simple clustered NAS architecture for entry-level NAS, and improves the reliability of X-NAS by adding new sets of X-NASs to the original one. The core feature of RX-NAS, namely on-line replication, replicates original file objects to new sets of X-NASs for each file block in real-time without changing clients' environments. RX-NAS has other key features for maintaining the manageability of entry-level NAS; namely, new synchronization and resynchronization functions can easily replicate original files and directories to other X-NAS systems completely or partially without changing clients' environments. In addition, its health-check function can eliminate a limitation on the configuration of RX-NAS and detect and report errors that occur in the RX-NAS system. To validate the RX-NAS concept, an RX-NAS prototype was designed and tested according to the NFSv3 implementation. These tests show that the RX-NAS improves system reliability while maintaining 80% of the throughput of X-NAS.
- 一般社団法人情報処理学会の論文
- 2005-01-15
著者
-
樋口 龍雄
東北工業大学工学部電子工学科
-
Higuchi Tatsuo
Tohoku Inst. Technol. Sendai‐shi Jpn
-
Higuchi Tatsuo
Department Of Electronics Tohoku Institute Of Technology
-
Higuchi Tatsuo
The Department Of Electronics Faculty Of Engineering Tohoku Institute Of Technology
-
Higuchi Tatsuo
Hitachi Ltd. Central Research Laboratory
-
Kawamoto Shinichi
Hitachi Ltd. Central Research Laboratory
-
Kawamoto Shinichi
Department Of Applied Bioscience Faculty Of Agriculture Hokkaido University
-
Ebata Atsushi
Hitachi Ltd. Central Research Laboratory
-
Yasuda Y
Department Of Anatomy Division 1 Kinki University School Of Medicine
-
YASUDA YOSHIKO
Hitachi, Ltd., Central Research Laboratory
-
OKITSU JUN
Hitachi, Ltd., Central Research Laboratory
-
HAMANAKA NAOKI
Hitachi, Ltd., Central Research Laboratory
-
Hamanaka Naoki
Hitachi Ltd. Central Research Laboratory
-
Okitsu Jun
Hitachi Ltd. Central Research Laboratory
関連論文
- Systematic Interpretation of Redundant Arithmetic Adders in Binary and Multiple-Valued Logic(Novel Device Architectures and System Integration Technologies)
- Direct Transfer of Plasmid DNA from Intact Yeast Spheroplasts into Plant Protoplasts : GENE STRUCTURE AND EXPRESSION
- A Mutant Allele skt5 Affecting Protoplast Regeneration and Killer Toxin Resistance. Has Double Mutations in Its Wild-type Structural Gene in Saccharomyces cerevisiae
- A Single-Electron-Transistor Logic Gate Family for Binary, Multiple-Valued and Mixed-Mode Logic(New System Paradigms for Integrated Electronics)
- A Simulation Methodology for Single-Electron Multiple-Valued Logics and Its Application to a Latched Parallel Counter
- 位相限定相関法に基づく指紋照合アルゴリズムとその評価(画像処理(2), 信号処理, LSI, 及び一般)
- 位相限定相関法に基づく指紋照合技術 : 一般住宅向け指紋照合装置のためのアルゴリズム設計と実現
- 並列プレフィックス加算器を用いた算術演算モジュールの自動生成(信号処理,LSI,及び一般)
- 並列プレフィックス加算器を用いた算術演算モジュールの自動生成(信号処理,LSI,及び一般)
- 並列プレフィックス加算器を用いた算術演算モジュールの自動生成(信号処理,LSI,及び一般)
- 算術演算回路の形式的検証手法とその評価(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- 算術演算回路の形式的検証手法とその評価(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 算術演算回路の形式的検証手法とその評価(検証,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 算術演算回路の形式的検証手法とその評価
- 位相限定相関法に基づく多眼ステレオビジョン
- 位相限定相関法に基づく高精度レジストレーション
- 位相限定相関法に基づく多眼ステレオビジョン
- 位相限定相関法に基づく高精度レジストレーション
- 算術アルゴリズム記述言語ARITHに基づく算術演算回路の形式的設計(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般)
- 算術アルゴリズム記述言語ARITHに基づく算術演算回路の形式的設計(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般)
- 算術アルゴリズム記述言語ARITHに基づく算術演算回路の形式的設計(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般)
- I-022 位相限定相関法と特徴点マッチングの組み合わせに基づく指紋照合アルゴリズム(I分野:画像認識・メディア理解)
- 位相限定相関法に基づく指紋照合アルゴリズムとその評価(画像処理(2), 信号処理, LSI, 及び一般)
- 位相限定相関法に基づく指紋照合アルゴリズムとその評価(画像処理(2), 信号処理, LSI, 及び一般)
- SC-11-14 電流モード多値論理に基づくプログラマブルディジタルフィルタLSIの性能評価(SC-11.新概念VLSI : 先進アーキテクチャ,新回路,デバイス技術)
- Score-Level Fusion of Phase-Based and Feature-Based Fingerprint Matching Algorithms
- SC-11-8 分子コンピューティング集積回路のための多チャンネルポテンショスタットの試作(SC-11.新概念VLSI : 先進アーキテクチャ,新回路,デバイス技術)
- A-2-9 人工触媒素子に基づく画像処理の検討
- A Redox Microarray : An Experimental Model for Molecular Computing Integrated Circuits(New System Paradigms for Integrated Electronics)
- 冗長数系に基づく高速加算器の最適設計(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般)
- 冗長数系に基づく高速加算器の最適設計(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般)
- 冗長数系に基づく高速加算器の最適設計(ハードウェア/ソフトウェア設計技術, 信号処理, LSI, 及び一般)
- 算術アルゴリズム記述言語を用いた乗算器モジュールジェネレータの構築(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 算術アルゴリズム記述言語を用いた乗算器モジュールジェネレータの構築(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 算術アルゴリズム記述言語を用いた乗算器モジュールジェネレータの構築(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 算術アルゴリズム記述言語を用いた乗算器モジュールジェネレータの構築(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- Counter Tree Diagramに基づく冗長加算器の系統的設計手法 : 冗長2進加算器設計の例(演算回路)(システムLSIの設計技術と設計自動化)
- A-3-10 Counter Tree Diagram に基づく冗長2進加算器の設計(A-3. VLSI設計技術)
- Arithmetic Circuit Verification Based on Symbolic Computer Algebra
- Formal Design of Arithmetic Circuits Based on Arithmetic Description Language(Circuit Synthesis,VLSI Design and CAD Algorithms)
- A Shortest Path Search Algorithm Using an Excitable Digital Reaction-Diffusion System (Signal Processing Algorithm, Multidimensional Signal Processing and Its Application)
- A Palmprint Recognition Algorithm Using Phase-Only Correlation
- A Fingerprint Matching Algorithm Using Phase-Only Correlation(Digital Signal Processing for Pattern Recognition)(Applications and Implementations of Digital Signal Processing)
- High-Accuracy Subpixel Image Registration Based on Phase-Only Correlation(Digital Signal Processing)
- A Sub-Pixel Correspondence Search Technique for Computer Vision Applications(Image/Visual Signal Processing)(Digital Signal Processing)
- Counter Tree Diagrams : A Unified Framework for Analyzing Fast Addition Algorithms(IP Design)(VLSI Design and CAD Algorithms)
- Design of a Field-Programmable Digital Filter Chip Using Multiple-Valued Current-Mode Logic(Digital Signal Processing)
- Fingerprint Restoration Using Digital Reaction-Diffusion System and Its Evaluation(Digital Signal Processing)
- Parallel Evolutionary Graph Generation with Terminal-Color Constraint and Its Application to Current-Mode Logic Circuit Design(Nonlinear Theory and Its Applications)
- Evolutionary Graph Generation System with Terminal-Color Constraint : An Application to Multiple-Valued Logic Circuit Synthesis(Special Section on VLSI Design and CAD Algorithms)
- Isolation and Characterization of Mutants of Saccharomyces cerevisiae Resistant to Killer Toxin of Kluyveromyces lactis
- Vascular endothelial growth factor in edematous mouse embryos induced by retinoic acid in utero
- EFFECTS OF THE NEONATAL VITAMIN A EXPOSURE ON BEHAVIORS OF ADULT RATS
- Erythropoietin contributes to implantation : Ectopic hemoglobin synthesis in decidual cells of mice
- Cloning, Sequence and Expressin of the Tyrosinase Gene from Streptomyces lavendulae MA406 A-1
- RX-NAS : A Scalable, Reliable Clustered NAS System(Parallel and Distributed Processing Technology)
- 次世代分子コンピューティングを目指して (特集 次世代化学技術の飛躍)
- 高精度画像照合に関する研究
- Death-resistant and nonresistant malignant human cell lines under anoxia in vitro
- Characterization of a Cold-Resistant Mutant of Escherichia coli
- Scalability of X-NAS : A Clustered NAS System (Cluster Technology)
- A-2-7 興奮性ディジタル反応拡散システムによる最短経路探索
- 興奮性ダイナミクスを用いた最短経路探索アルゴリズム
- A-2-9 人工触媒素子に基づく興奮性反応拡散場
- クラスタ計算機のための並列Octave処理系
- クラスタ計算機のための並列Octave処理系
- クラスタ計算機のための並列Octave処理系
- CTDに基づくVLSI向き冗長加算アルゴリズムの設計手法
- CTDに基づくVLSI向き冗長加算アルゴリズムの設計手法
- CTDに基づくVLSI向き冗長加算アルゴリズムの設計手法
- EFFECTS OF FOOD RED NO. 102 (NEW COCCINE) ADMINISTERED ORALLY TO PREGNANT MICE ON THE PRE-AND POSTNATAL DEVELOPMENT OF THEIR OFFSPRING (The Fourth Meeting for the Study of Toxic Effect)
- Design of High-Radix VLSI Dividers without Quotient Selection Tables(Special Section on VLSI Design and CAD Algorithms)
- RX-NAS: A Scalable, Reliable Clustered NAS System
- Cold Resistant Mutants of Escherichia colic
- Genetic Mapping of Cold Resistance Gene of Escherichia coli