Low-Energy Design Using Datapath Width Optimization for Embedded Processor-Based Systems
スポンサーリンク
概要
- 論文の詳細を見る
This paper presents a novel system-level technique that minimizes the energy consumptionof embedded processor-based systems through datapath width optimization. It is based on theidea of minimizing energy consumed by redundant bits, which are unused during executionof programs by means of optimizing the datapath width of processors. To minimize theredundant bits of variables in a given application program, the effective size of each variableis determined by variable size analysis, and Valen-C language is used to preserve the precisionof computation. Analysis results of variables show that there are average 39% redundantbits in the C source program of MPEG2 video decoder. In our experiments for several realembedded applications, energy savings without performance penalty are reported and rangefrom about 10.8% to 48.3%.
- 一般社団法人情報処理学会の論文
- 2002-05-15
著者
-
YASUURA HIROTO
Kyushu University
-
Cao Y
Kyushu Univ. Kasuga‐shi Jpn
-
CAO YUN
Kyushu University
-
Yasuura Hiroto
Kyushu Univ. Fukuoka‐shi Jpn
-
Yasuura Hiroto
Kyushu
関連論文
- 出力VHDLコードに透かしを埋め込むCADツールの不正コピー検知方式
- 緊密な産学連携に基づく自律的なICT人材育成の実践(情報システム教育コンテスト(3))
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- 6U-6 ウェーブレットに基づく音声認証システムの精度向上にむけて(ネットワーク応用,学生セッション,ネットワーク)
- Unlinkable Identification for Large-scale RFID Systems
- C-12-9 ゲーテッドフリップフロップの多ビット結合によるレジスタの低電力化(C-12.集積回路,一般セッション)
- 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- Analysis of effects of input arrival time variations on on-chip bus power consumption (VLSI設計技術)
- Analysis of effects of input arrival time variations on on-chip bus power consumption (システムLSI設計技術)
- Unlinkable Identification for Large-scale RFID Systems
- AI-1-6 ディペンダブルVLSI設計技術への挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- Enhancements of a Circuit-Level Timing Speculation Technique and Their Evaluations Using a Co-simulation Environment
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
- 出力VHDLコードに透かしを埋め込むCADツールの不正コピー検知方式
- システムLSI設計人材養成実践プログラムQUBEにおけるETSSの活用
- マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- スキャンべース攻撃とその防御法に対する定量的なセキュリティ評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地)
- スキャンベース攻撃とその防御法に対する定量的なセキュリティ評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)
- 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
- シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
- スキャンパス攻撃を考慮した暗号LSIのテスタビリティ評価(フォールトセキュア・セキュリティ・2線2相回路のテスト,VLSI設計とテスト及び一般)
- 大規模な産学連携による高度ICT人材育成に向けての取り組み
- RC-011 仮想キューによる高性能ハードウエアRTOSの実現(C分野:ハードウェア・アーキテクチャ,査読付き論文)
- Low-Energy Design Using Datapath Width Optimization for Embedded Processor-Based Systems
- Enhancements of a Circuit-Level Timing Speculation Technique and Their Evaluations Using a Co-simulation Environment
- タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
- Low-Energy Memory Allocation and Assignment Based on Variable Analysis for Application-Specific Systems
- An Efficient Exploration Scheme for Datapath Width Optimization of Embedded Processor Systems
- Low-Energy Memory Allocation and Assignment Based on Variable Analysis for Application-Specific Systems
- An Efficient Exploration Scheme for Datapath Width Optimization of Embedded Processor Systems
- A method of FIR filter coefficient menory reduction using characteristic function model
- A method of FIR filter coefficient memory reduction using characteristic function model
- 情報技術の上の社会システムアーキテクチャ
- 社会情報基盤とDependable VLSI
- 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- FOREWORD (Special Section of Papers Selected from 1995 Joint Technical Conference on Circuits/Systems, Computers and Communications (JTC-CSCC'95))
- RTOSのハードウェア化によるソフトウェアベースTCP/IP処理の高速化と低消費電力化(回路理論,回路解析)
- A Test Methodology for Core-Based System LSIs (Special Section on VLSI Design and CAD Algorithms)
- LSIの信頼性評価指標の提案
- Short Term Cell-Flipping Technique for Mitigating SNM Degradation Due to NBTI
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
- Unlinkable Identification for Large-scale RFID Systems