三次元実装用貫通電極の高速めっき技術
スポンサーリンク
概要
- 論文の詳細を見る
電解銅めっきによるViaの貫通電極形成技術は，三次元実装技術のキープロセスである。本研究では，めっき時間の短縮を目的として開発した新コンセプトめっき装置を用いることにより，10 μm，アスペクト比7.0の貫通電極にCuを完全に埋め込むためのめっき時間を，従来法に比べ最大約60%低減できるめっきプロセスを開発した。得られたCu貫通電極の微細構造および抵抗率は従来法のそれとほぼ同等であることがわかった。
- 2010-05-01
著者
-
大貫 仁
茨城大学工学部マテリアル工学科
-
大貫 仁
茨城大学大学院理工学研究科
-
伊藤 雅彦
茨城大学大学院理工学研究科
-
門田 裕行
茨城大学大学院理工学研究科
-
菅野 龍一
日立協和エンジニアリング株式会社デバイスシステムセンター
-
門田 裕行
日立協和エンジニアリング株式会社デバイスシステムセンタ
関連論文
- Cu超微細配線構造の安定性に及ぼす結晶方位の影響
- アルミニウム薄膜における粒成長のフェーズフィールドシミュレーション
- 三次元実装用貫通電極の高速めっき技術
- 高純度めっき材料を用いた低抵抗率Cu配線形成プロセスの8インチウエハによる検証
- 高速流めっき法による短時間Cu貫通電極形成および電極の微細組織
- 超微細Cu配線の微細構造と抵抗率に及ぼす硫酸銅純度の影響
- 超高速LSI用低抵抗率Cu配線材料の研究 (特集 材料プロセスにおける分離操作と高純度精製)
- Cu配線の現状と将来 (特集 これだけは知っておきたい最新の配線・実装材料技術)
- 高速流めっき法による短時間Cu貫通電極形成および電極の微細組織
- 高純度めっき材料を用いた低抵抗率Cu配線形成プロセスの8インチウエハによる検証
- 超高速LSI用低抵抗率Cu配線材料の現状と将来 : 高純度めっき技術によるアプローチを中心にして
- 先端半導体デバイス向け高純度銅