RSA公開鍵暗号専用ハードウェアによるVSIコアのIP保護機構

スポンサーリンク

概要

• 論文の詳細を見る
• 電気学会の論文
• 2000-05-01

著者

• 中村 次男

  国際短期大学

• 中村 次男

  東京電機大学大学院情報環境学研究科

• 笠原 宏

  東京電機大学

• 笠原 宏

  東京電気大学

• 笠原 宏

  東京電機大学情報環境学部情報環境工学科

関連論文

• メッセージ駆動形IPコアインタフェースの一提案(アプリケーション1,FPGA応用及び一般)
• メッセージ駆動形IPコアインタフェース--任意精度計算機への適用 (コンピュータシステム)
• 任意精度対応準並列形乗除算機構の提案とRSA公開鍵暗号システムへの応用
• チップスライス化した高速RSA公開鍵暗号LSIの提案
• D-15-32 FPGA内実装によるマルチプロセッサユニットの基礎実習
• 任意精度計算機アーキテクチャの提案(コンピュータシステム技術,FPGA応用及び一般)
• 規則性予見演算器(演算器最適化設計,FPGA応用及び一般)
• GALSシステムにおける非同期バスの実装(バス・配線アーキテクチャ,FPGA応用及び一般)
• 入出力間規則性予見方式による回路設計法 (集積回路)
• 規則性予見減算器
• D-15-15 コラボレーションシステムを用いたコンピュータプログラミング教育その 2
• D-15-14 コラボレーションシステムを用いたコンピュータプログラミング教育その 1
• 完全自立形スケーラブルIPコアの設計法と楕円曲線暗号処理システムへの適用(組み込みシステム)
• 楕円曲線暗号アクセラレータのモジュール化
• システムLSIコアの各種盗用防止機構
• 超高精度整数乗算器の高速化とモジュール化
• D-6-12 バス形ネットワークにおけるアクセス権制御機構の一提案
• A-7-19 任意精度対応冗長2進除算器の公開鍵暗号処理ハードウェアへの応用
• 規則性予見演算器(演算器最適化設計,FPGA応用及び一般)
• GALSシステムにおける非同期バスの実装(バス・配線アーキテクチャ,FPGA応用及び一般)
• メッセージ駆動形IPコアインタフェースの一提案(アプリケーション1,FPGA応用及び一般)
• メッセージ駆動形IPコアインタフェースの一提案(アプリケーション1,FPGA応用及び一般)
• 規則性予見演算器(演算器最適化設計,FPGA応用及び一般)
• GALSシステムにおける非同期バスの実装(バス・配線アーキテクチャ,FPGA応用及び一般)
• メッセージ駆動形IPコアインタフェースの一提案(アプリケーション1,FPGA応用及び一般)
• 規則性予見演算器(演算器最適化設計,FPGA応用及び一般)
• GALSシステムにおける非同期バスの実装(バス・配線アーキテクチャ,FPGA応用及び一般)
• 完全自立形を指向したIPコアの設計法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 集積回路内IPコア間の暗号化通信方式(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 完全自立形を指向したIPコアの設計法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 集積回路内IPコア間の暗号化通信方式(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 完全自立形を指向したIPコアの設計法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 集積回路内IPコア間の暗号化通信方式(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• GALSシステムにおける非同期バスのFPGAによる実装(デザインガイア2009-VLSI設計の新しい大地)
• GALSシステムにおける非同期バスのFPGAによる実装(デザインガイア2009-VLSI設計の新しい大地)
• 任意精度対応準並列形乗除算機構の提案とRSA公開鍵暗号システムへの応用
• 任意精度対応準並列形乗除算機構の提案とRSA公開鍵暗号システムへの応用
• 任意精度計算機アーキテクチャの提案(コンピュータシステム技術,FPGA応用及び一般)
• 任意精度計算機アーキテクチャの提案(コンピュータシステム技術,FPGA応用及び一般)
• 任意精度計算機アーキテクチャの提案(コンピュータシステム技術,FPGA応用及び一般)
• メッセージ駆動形IPコアインタフェース : 任意精度計算機への適用(高性能コンピュータシステム,デザインガイア2009-VLSI設計の新しい大地-)
• 入出力間規則性予見方式による回路設計法(デザインガイア2009-VLSI設計の新しい大地)
• 入出力間規則性予見方式による回路設計法(デザインガイア2009-VLSI設計の新しい大地)
• VIPを用いた無線ネットワークのための移動計算機環境の実験
• 任意精度計算機アーキテクチャの提案と試作 : メモリ管理機構について(高性能コンピュータシステム,デザインガイア2009-VLSI設計の新しい大地-)
• 任意精度計算機アーキテクチャの提案と試作 : 命令制御機構について(高性能コンピュータシステム,デザインガイア2009-VLSI設計の新しい大地-)
• ホスト移動を支援するプロキシ/リレーサーバを利用した拡張型移動ホスト
• 冗長2進表現を用いたオブジェクト指向乗除算機構のチップスライス化
• 冗長2進表現を用いた除算器のチップスライス化
• 冗長2進表現を用いた除算器のチップスライス化
• 冗長2進表現を用いた除算器のチップスライス化
• チップスライス化した高速RSA公開鍵暗号LSIの提案
• チップスライス化した高速RSA公開鍵暗号LSIの提案
• RTTを指標としたハンドオフ手法の評価(RCS:アドホックネットワーク,無題QoS,無線リソース制御,アドホックネットワーク,信号処理,無線通信一般)
• RTTを指標としたハンドオフ手法の評価(RCS:アドホックネットワーク,無題QoS,無線リソース制御,アドホックネットワーク,信号処理,無線通信一般)
• B-7-89 RTTを指標としたハンドオフ手法の特性及び評価(B-7.情報ネットワーク,一般講演)
• B-7-163 無線アドホックネットワークにおけるハイブリッド端末位置推定法のコンピュータシミュレーション(B-7.情報ネットワーク,一般講演)
• B-7-65 無線LANにおける高速ハンドオフの一手法(B-7.情報ネットワーク,一般講演)
• B-7-63 ラウンドトリップタイムを指標とした無線LANにおけるハンドオーバ手法(B-7.情報ネットワーク,一般講演)
• システムLSI回路ブロックのインタフェースと通信方式
• 完全自立形を指向したIPコアの設計法(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 集積回路内IPコア間の暗号化通信方式(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
• 集積回路内IPコア間の暗号化通信方式
• B-5-178 ラウンドトリップタイムを指標とした無線LANのためのアクセスポイント選択手法(B-5.無線通信システムB(ワイヤレスアクセス),通信1)
• B-21-12 無線アドホックネットワークにおける自律型端末位置推定法(B-21.アドホックネットワーク, 通信2)
• 超高集積LSI時代に向けたハードウェア設計法
• 有線・無線LAN環境の効率向上のための中間コントローラ(セッション5)(インターネットトラヒックの測定・性能評価技術及び一般)
• 有線・無線LAN環境の効率向上のための中間コントローラ
• B-6-197 無線 LAN におけるハンドオフ時のための補償バッファ
• B-5-351 Wireless Multihop AdHoc Network におけるチャネル割り当てに関する検討
• 公開鍵暗号処理アクセラレータを用いたネットワークセキュリティ
• 公開鍵暗号処理アクセラレータを用いたネットワークセキュリティ
• 公開鍵暗号処理アクセラレータを用いたネットワークセキュリティ
• 冗長2進数表現を用いた鍵長可変RSA公開鍵暗号アクセラレータ
• 冗長2進数表現を用いた鍵長可変RSA公開鍵暗号アクセラレータ
• 高性能公開鍵暗号処理専用ハードウェアエンジンによるネットワークセキュリティシステムの開発
• A-3-20 鍵長拡大に対応可能な高速公開鍵暗号処理専用ハードウェアエンジンの試作
• A-3-14 大規模集積回路技術に対応した新しいハードウェア設計法の提案
• オブジェクト指向手法をハードウェア設計に導入する提案と VSI 向きコアのモジュール化
• RSA公開鍵暗号専用ハードウェアによるVSIコアのIP保護機構
• 任意精度向き準並列形高速除算機構
• 任意精度対応準並列形除算機構の提案とそのVSIへの応用
• 任意精度対応準並列形除算機構の提案とそのVSIへの応用
• 任意精度対応準並列形除算機構の提案とそのVSIへの応用
• RSA公開鍵暗号システム実装におけるビットスライス化の一方式
• 任意高精度べき乗剰余計算器を内蔵した高速公開鍵暗号システム
• 任意高精度べき乗剰余計算器を内蔵した高速公開鍵暗号システム
• 次世代LSI内コアの不正使用防止機構
• 任意けた数データ用完全ハード化補助除算システム
• 精度にあわせて効率的な除算を行う補助ユニットの開発
• CADとFPGAによる実践的ディジタル回路教育
• 動的に有線網とのブリッジを提供する移動ホストと音声適応型アプリケーションを用いた評価実験
• RS-232Cで接続可能な任意精度補助除算ユニットの試作
• B-7-65 移動を支援するプロキシ/リレーサーバのための移動ホストとその実装
• メッセージ駆動形IPコアインタフェース : 任意精度計算機への適用
• 任意精度計算機アーキテクチャの提案と試作 : メモリ管理機構について
• 任意精度計算機アーキテクチャの提案と試作 : 命令制御機構について
• GALSシステムにおける非同期バスのFPGAによる実装
• 入出力間規則性予見方式による回路設計法
• 任意精度の演算が可能な並列除算器のアーキテクチャ

もっと見る 閉じる

スポンサーリンク