スポンサーリンク

株式会社東芝半導体設計評価技術センター | 論文

• 貫通電流を考慮するトランジスタサイジング手法
• 斜め配線手法とRISCプロセッサコアへの適用事例
• 斜め配線手法とRISCプロセッサコアへの適用事例
• 配線RC遅延算出のための配線径路予測方法
• ゲートアレイ自動配置におけるセルの重なり除去手法
• レイアウト設計を考慮した低消費電力化テクノロジーマッピング
• レイアウト設計を考慮した低消費電力化テクノロジーマッピング
• タイミング最適化ECOの実験と評価

スポンサーリンク