スポンサーリンク
(株)東芝SoC研究開発センター | 論文
- B-5-20 スマートアンテナを用いた次世代無線通信システムにおけるアップリンクのスループット特性
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- ED2000-121 / SDM2000-103 / ICD2000-57 16Mbit DRAM混載MPEG-4テレビ電話LSI
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 可変電源電圧供給方式と2電源化方式を組み合わせた低電力技術におけるトップダウン設計手法
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- 電圧制御手法を導入した低消費電力MPEG4圧縮伸長LSI
- 車載画像処理用システムLSIによる衝突防止システム
- Radio-over-Fiberにおける5GHz帯FPレーザ直接変調方式 : HiSWANa準拠OFDM信号に対する光伝送特性
- 低電力BluetoothシングルチップLSI : 回路/無線アーキテクチャ/システムレベルの最適化(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- CMOS LC-VCOの位相雑音最小化(プロセッサ, DSP, 画像処理技術及び一般)
- ディジタルI/Qミスマッチ補正回路を搭載したLow-IF方式シングルチップCMOS Bluetooth-EDR送信機(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- ディジタルI/Qミスマッチ補正回路を搭載したLow-IF方式シングルチップCMOS Bluetooth-EDR送信機(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
スポンサーリンク