YAMADA Tetsuya | Hitachi Ltd.

スポンサーリンク

概要

関連著者

もっと見る

著作論文

Reducing Consuming Clock Power Optimization of a 90 nm Embedded Processor Core (Low Power Techniques, VLSI Design Technology in the Sub-100nm Era)
A Hardware Accelerator for Java^ Platforms on a 130-nm Embedded Processor Core(Integrated Electronics)
A 45-nm 37.3GOPS/W Heterogeneous Multi-Core SOC with 16/32 Bit Instruction-Set General-Purpose Core

スポンサーリンク