北嶋 暁 | 大阪電気通信大学 総合情報学部情報工学科
スポンサーリンク
概要
関連著者
-
北嶋 暁
大阪電気通信大学 総合情報学部情報工学科
-
武内 良典
大阪大学大学院情報科学研究科
-
今井 正治
大阪大学大学院情報科学研究科
-
北嶋 暁
大阪電気通信大学総合情報学部情報工学科
-
今井 正治
大阪大学大学大学院情報科学研究科
-
武内 良典
大阪大学大学大学院情報科学研究科
-
北嶋 暁
大阪大学大学院基礎工学研究科情報数理系専攻
-
浜口 清治
大阪大学大学院情報科学研究科
-
柏原 敏伸
大阪大学大学院情報科学研究科
-
垣内 洋介
大阪大学大学院情報科学研究科
-
垣内 洋介
大阪大学 大学院情報科学研究科
-
柏原 敏伸
大阪大学大学院
-
北嶋 暁
大阪電気通信大学総合情報学部メディアコンピュータシステム学科
-
浜口 清治
大阪大学大学院基礎工学研究科
-
武内 良典
大阪大学 大学院情報科学研究科
-
今井 正治
大阪大学 大学院情報科学研究科
-
今井 正治
大阪大学 大学院 基礎工学研究科
-
佐藤 淳
鶴岡工業高等専門学校電気電子工学科
-
塩見 彰睦
静岡大学情報学部情報科学科
-
佐藤 淳
鶴岡工業高等専門学校電気電子工学科:エイシップ・ソリューションズ株式会社
-
渡辺 義治
大阪大学大学院基礎工学研究科情報数理系専攻
-
佐藤 淳
鶴岡工業高等専門学校
-
北嶋 暁
大阪電気通信大学大学院工学研究科
-
松島 広直
大阪電気通信大学大学院工学研究科
-
北嶋 暁
大阪大学 大学院基礎工学研究科 情報数理系専攻
-
城代 佳範
大阪大学大学院基礎工学研究科情報数理系専攻
-
上田 恭子
大阪大学大学院情報科学研究科
-
塩見 彰睦
静岡大学情報学部
-
木村 勉
豊田工業高等専門学校
-
芝原 真一
大阪大学大学院基礎工学研究科情報数理系専攻
-
村岡 道明
大阪大学大学院基礎工学研究科情報数理系専攻
-
村岡 道明
株式会社半導体理工学研究センター(starc)
-
前田 友英
大阪大学大学院基礎工学研究科情報数理系専攻
-
木村 勉
豊田工業高等専門学校情報科学専攻
-
塩見 彰睦
静岡大学 情報学部情報科学科
-
小林 真輔
大阪大学大学院情報科学研究科情報システム工学
-
前田 友英
大阪大学 大学院基礎工学研究科 情報数理系専攻
-
渡辺 義治
大阪大学 大学院基礎工学研究科 情報数理系専攻
-
篠原 克哉
大阪大学大学院基礎工学研究科情報数理系専攻
-
城代 佳範
大阪大学 大学院基礎工学研究科 情報数理系専攻
著作論文
- JPEG2000用ウェーブレット変換器のアーキテクチャ設計とその評価
- データタイプを考慮したASIP消費電力見積り手法の提案
- データタイプを考慮したASIP消費電力見積り手法の提案
- 命令インタリーブ発行機構を有するマルチスレッド向けプロセッサの提案
- 分割統治法による形式的機能検証のためのインタフェイスプロトコルに対するアサーションの分割(設計・検証, FRGAとその応用及び一般)
- 分割統治法による形式的機能検証のためのインタフェイスプロトコルに対するアサーションの分割(設計・検証, FRGAとその応用及び一般)
- 分割統治法による形式的機能検証のためのインタフェイスプロトコルに対するアサーションの分割(設計・検証, FRGAとその応用及び一般)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(ハードウェア,フォーマルアプローチ論文)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(プロセッサ, DSP, 画像処理技術及び一般)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(プロセッサ, DSP, 画像処理技術及び一般)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(プロセッサ, DSP, 画像処理技術及び一般)
- モニタベース形式検証のための入力制約を考慮したモニタ回路生成手法(プロセッサ, DSP, 画像処理技術及び一般)
- 特定用途向きプロセッサ開発システムASIP Meister
- 特定用途向きプロセッサ開発システム ASIP Meister
- 特定用途向きプロセッサ開発システムASIP Meister
- JPEG2000用ウェーブレット変換器のアーキテクチャ設計とその評価
- digitシリアル演算を用いたDSPシステム設計最適化の一手法
- digitシリアル演算を用いたDSPシステム設計最適化の一手法
- digitシリアル演算を用いたDSPシステム設計最適化の一手法
- ASIP開発システムPEAS-IIIのための命令セットレベルシミュレータの自動生成
- ASIP開発システムPEAS-IIIのための命令セットレベルシミュレータの自動生成
- パイプライン段数を考慮したASIP設計最適化の検討
- VHDLで記述されたシステム仕様のプロセスレベルでのHW/SW分割の一手法
- VHDLで記述されたシステム仕様のプロセスレベルでのHW/SW分割の一手法
- VHDLで記述されたシステム仕様のプロセスレベルでのHW/SW分割の一手法