中村 行宏 | 立命館大学総合理工学研究機構
スポンサーリンク
概要
関連著者
-
中村 行宏
立命館大学 総合理工学研究機構
-
中村 行宏
立命館大学総合理工学研究機構
-
NAKAMURA Yukihiro
Research Organization of Science and Engineering, Ritsumeikan University
-
Nakamura Yukihiro
Graduate School Of Sciences And Technology Niigata University:institute For Human Science And Biomed
-
Nakamura Yukihiro
The Department Of Communications And Computer Engineering Graduate School Of Informatics Kyoto Unive
-
中村 行宏
京都高度技術研究所
-
越智 裕之
京都大学大学院情報学研究科
-
中村 行宏
京都大学 大学院 情報学研究科 通信情報システム専攻
-
廣本 正之
京都大学大学院情報学研究科通信情報システム専攻
-
越智 裕之
京都大学大学院 情報学研究科 通信情報システム専攻
-
宮本 龍介
奈良先端科学技術大学院大学情報科学研究科情報システム学専攻
-
宮本 龍介
奈良先端科学技術大学院大学情報科学研究科
-
菅野 裕揮
奈良先端科学技術大学院大学情報科学研究科情報システム学専攻
-
宮本 龍介
奈良先端科学技術大学院大学 情報科学研究科 情報システム学専攻
-
菅野 裕揮
京都大学情報学研究科通信情報システム専攻
-
門田 亮二
京都大学大学院情報学研究科通信情報システム専攻佐藤高史研究室
-
宮本 龍介
奈良先端大学院大学情報システム学専攻情報コミュニケーション講座
-
菅野 裕揮
奈良先端科学技術大学院大学情報科学研究科
著作論文
- 多段粒子フィルタを用いた物体認識の並列実装(スマートパーソナルシステム,一般)
- 実時間歩行者認識に向けたHOG特徴抽出のハードウェア実装(スマートパーソナルシステム,一般)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 非同期式設計によるFPGA向けIEEE754準拠単精度浮動小数点除算器(モデル・回路,組込技術とネットワークに関するワークショップETNET2008)
- 複雑な信号処理を伴う制御アプリケーションを容易に実現するためのプラットフォームの試作(スマートパーソナルシステム,一般)