杉原 真 | 独立行政法人科学技術振興機構,JST
スポンサーリンク
概要
関連著者
-
杉原 真
独立行政法人科学技術振興機構,JST
-
杉原 真
独立行政法人科学技術振興機構 Jst
-
杉原 真
豊橋技術科学大学:独立行政法人科学技術振興機構 Jst
-
杉原 真
豊橋技術科学大学情報工学系
-
打越 寛
豊橋技術科学大学
-
杉原 真
豊橋技術科学大学大学院工学研究科情報・知能工学系|独立行政法人科学技術振興機構 Crest
-
本間 哲
豊橋技術科学大学大学院
-
芹澤 光範
豊橋技術科学大学
著作論文
- トラフィック情報に基づくリングバスのスループットを向上させるタスク配置手法 (ディペンダブルコンピューティング)
- タスクスイッチによって生じるキャッシュメモリの性能オーバーヘッドの定量的評価(ハードウェア(II),組込み技術とネットワークに関するワークショップ ETNET2010)
- NoCを利用した特定用途向けシステムのスループットを向上するIPコアトポロジ決定手法(コンピュータシステム技術2,組込み技術とネットワークに関するワークショップ ETNET2010)
- トラフィック情報に基づくリングバスのスループットを向上させるタスク配置手法(コンピュータシステム技術1,組込み技術とネットワークに関するワークショップ ETNET2010)
- 固定型ルーティングを実装したNoCの通信エネルギーを低減するハードマクロ配置手法(ネットワークオンチップ,システムオンシリコンを支える設計技術)
- タスクスイッチによって生じるキャッシュメモリの性能オーバーヘッドの定量的評価(ハードウェア(II),組込み技術とネットワークに関するワークショップETNET2010)
- トラフィック情報に基づくリングバスのスループットを向上させるタスク配置手法(コンピュータシステム技術1,組込み技術とネットワークに関するワークショップETNET2010)
- NoCを利用した特定用途向けシステムのスループットを向上するIPコアトポロジ決定手法(コンピュータシステム技術2,組込み技術とネットワークに関するワークショップETNET2010)
- リアルタイム制約とSEU脆弱性制約の下でのヘテロジーニアスマルチプロセッサ合成技術(高信頼システム,システム設計及び一般)
- リアルタイム制約とSEU脆弱性制約の下でのヘテロジーニアスマルチプロセッサ合成技術(システム設計及び一般)
- ヘテロジーニアスマルチプロセッサのソフトエラー脆弱性を低減するタスクスケジューリング技術(システムオンシリコン設計技術並びにこれを活用したVLSI)
- ヘテロジーニアスマルチプロセッサのソフトエラー脆弱性を低減するタスクスケジューリング技術(システムオンシリコン設計技術並びにこれを活用したVLSI)
- A-3-5 固定型ルーティングを実装したNoCの通信エネルギーを低減するハードマクロ配置手法の提案(A-3.VLSI設計技術,一般セッション)