谷本 匡亮 | 大阪大学大学院情報科学研究科
スポンサーリンク
概要
関連著者
-
谷本 匡亮
大阪大学大学院情報科学研究科
-
東野 輝夫
大阪大学大学院情報科学研究科|独立行政法人科学技術振興機構 Crest
-
東野 輝夫
大阪大学大学院情報科学研究科
-
中田 明夫
大阪大学大学院情報科学研究科
-
東野 輝夫
大阪大学大学院情報学研究科
-
中田 明夫
広島市立大学大学院情報科学研究科
-
山口 聖二
大阪大学大学院情報科学研究科
-
北口 智
大阪大学大学院情報科学研究科:(現在)松下電器産業株式会社
-
中田 明夫
広島市立大学情報科学研究科
-
藤田 裕久
大阪大学大学院情報科学研究科
-
濱田 雅彦
大阪大学大学院情報科学研究科
-
佐々木 俊
大阪大学大学院情報科学研究科
-
伊地知 孝仁
大阪大学大学院 情報科学研究科
-
伊地知 孝仁
大阪大学大学院情報科学研究科
-
谷本 匡亮
株式会社日立製作所半導体グループ
-
橋本 英明
大阪大学情報科学研究科
-
谷本 匡亮
大阪大学情報科学研究科
-
中田 明夫
大阪大学情報科学研究科
-
東野 輝夫
大阪大学情報科学研究科
著作論文
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法(FPGAとその応用及び一般)
- 即時通信を行うハードウェアのサイクル精度動作記述モジュール群に対するモデル検査の一手法
- 時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用(VLSIの設計/検証/テスト及び一般テスト)
- 時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用(VLSIの設計/検証/テスト及び一般 テスト)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 時間制約付き制御フローグラフの弱双模倣等価性検証およびWebセキュリティ検査への応用
- パラメタ付き時間インターバルオートマトンに対するパラメトリック検証の高速化手法 (計算機科学基礎理論とその応用)
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- シナリオを用いたタスク及びバス転送へのサイクル割り当ての一手法(VLSIの設計/検証/テスト及び一般(デザインガイア))
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作 (デザインガイア 2004--VLSI設計の新しい大地を考える研究会)
- シミュレーションによるバス通信構造の設計改善を容易化するバスシステム設計支援ツールの提案(設計技術と設計自動化)
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション(コデザイン及びアーキテクチャ)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- Java言語による階層バス調停ポリシーを持つバスシステムのモデリング及びシミュレーション
- 実時間制約を有する単一バスシステムのJavaによるモデル化およびパラメトリックモデルチェッキングを用いた設計手法の提案
- 実時間制約を有する単一バスシステムのJavaによるモデル化およびパラメトリックモデルチェッキングを用いた設計手法の提案