金田 寛 | 富士通(株)プロセス開発部

スポンサーリンク

概要

• 同名の論文著者
• 富士通(株)プロセス開発部の論文著者

富士通(株)プロセス開発部 | 論文

• 0.25μmロジックデバイスのための10μm^2フルCMOS-SRAMテクノロジー
• 500MHz 288Kb On-chip Cache向けCMOS SRAM macro
• 低振幅チャージ再利用型低電力SOI加算器
• 低振幅チャージ再利用型低電力SOI加算器
• 符号選択式Booth Encoderを用いた54×54bコンパクト乗算器

もっと見る

スポンサーリンク