平面型トランジスタ,SGTを用いたスタンダードセルのパターン面積の比較検討 (シリコン材料・デバイス)

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-08-25

著者

• 小玉 貴大

  湘南工科大学

関連論文

• 一層型SGT,積層型SGTを用いたシステムLSIのパターン面積の比較検討
• 一層型SGT、積層型SGTを用いたシステムLSIのパターン面積の比較検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
• SGTを用いたシステムLSIのパターン面積の比較検討(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• SGTを用いたシステムLSIのパターン面積の比較検討(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• SGTを用いたシステムLSIのパターン面積の比較検討(Digital Harmonyを支えるプロセッサとDSP,画像処理の最先端)
• SGTを用いたシステムLSIのパターン設計法(低電圧/低消費電力技術,新デバイス・回路とその応用)
• SGTを用いたシステムLSIのパターン設計法(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
• 6M-6 一層型SGT、積層型SGTを用いたシステムLSIのパターン面積の比較検討(計算機システム,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• SGTと平面型トランジスタを用いたスタンダードセルのパターン面積の比較検討
• 平面型トランジスタ,SGTを用いたスタンダードセルのパターン面積の比較検討 (集積回路)
• 3次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討 (集積回路)
• 平面型トランジスタ,SGTを用いたスタンダードセルのパターン面積の比較検討 (シリコン材料・デバイス)
• 3次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討 (シリコン材料・デバイス)
• 三次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討
• 三次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討
• 3次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 3次元型トランジスタを用いた各種回路構成の論理回路のパターン面積の縮小効果の検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 平面型トランジスタ,SGTを用いたスタンダードセルのパターン面積の比較検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• 平面型トランジスタ,SGTを用いたスタンダードセルのパターン面積の比較検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
• SGTとFinFETを用いた論理回路のパターン面積の比較検討 (シリコン材料・デバイス)
• SGTとFinFETを用いた論理回路のパターン面積の比較検討(プロセス・デバイス・回路シミュレーション及び一般)
• SGTとFinFETを用いた論理回路のパターン面積の比較検討

もっと見る 閉じる

スポンサーリンク