遅延時間差検出型アービターPUFによるセレクタ遅延時間測定評価 (VLSI設計技術)
スポンサーリンク
概要
- 論文の詳細を見る
- 2011-03-02
著者
関連論文
- 物理複製防止デバイスアービターPUFの設計および測定評価(システム設計と高位・論理設計,物理設計及び一般)
- 遅延時間差検出型アービターPUFによるセレクタ遅延時間測定評価 (VLSI設計技術)
- 悪意ある攻撃から機密情報を守る耐タンパLSI設計手法(ディペンダブルコンピューティングシステム及び一般)
- 悪意ある攻撃から精密情報を守る耐タンパLSI設計手法(ディペンダブルコンピューティングシステム及び一般)
- Domino-RSL方式を用いたDPA耐性を持つDES暗号回路の設計試作と安全性評価(論理設計1,システムオンシリコンを支える設計技術)
- 遅延時間差検出型アービターPUFによるセレクタ遅延時間測定評価(論理設計1,システムオンシリコンを支える設計技術)
- 上流設計工程でのサイドチャネル攻撃に対する耐タンパ検証手法とその評価
- 悪意ある攻撃から機密情報を守る耐タンパLSI設計手法
- 耐タンパLSI設計技術 : 模倣品防止のための物理複製不可能なデバイス(招待講演,学生・若手技術者育成のための研究会)
- TDCを用いたRG-DTM PUFの検討(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- TDCを用いたRG-DTM PUFの検討(セキュリティ,デザインガイア2011-VLSI設計の新しい大地-)
- ビアプログラマブルアナログ(VPA)の提案と基本素子構造の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 耐タンパLSI設計技術 : 模倣品防止のための物理複製不可能なデバイス
- [招待講演]耐タンパ暗号回路のLSI設計手法