Automatic synthesis of hardware sharing communication for design space exploration (集積回路)
スポンサーリンク
概要
- 論文の詳細を見る
- 2010-01-28
著者
関連論文
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- AS-1-3 システムレベル設計環境System Builderを用いたAES暗号化システムの設計事例(AS-1.高位設計・検証,シンポジウムセッション)
- マルチプロセッサRTOS対応コシミュレータ(システム設計/評価技術)
- スタブを用いた3dBブランチラインカプラの小型化設計
- Automatic synthesis of hardware sharing communication for design space exploration (集積回路)
- UMLモデルのC言語実装におけるTECSの適用事例
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 設計空間探索におけるハードウェア共有用通信の自動合成
- 設計空間探索におけるハードウェア共有用通信の自動合成
- マルチプロセッサRTOS対応コシミュレータ(システム設計/評価技術)
- 動作合成とFPGAを利用したCベース協調設計・検証手法
- システムレベル設計環境SystemBuilderを用いたMPEG4デコーダの設計事例(システムオンシリコン設計技術並びにこれを活用したVLSI)
- システムレベル設計環境SystemBuilderを用いたMPEG4デコーダの設計事例(システムオンシリコン設計技術並びにこれを活用したVLSI)
- システムレベル設計向けプロファイラ(システム設計/評価技術)
- システムレベル設計向けプロファイラ(システム設計/評価技術)
- 動作合成とFPGAを利用したCベース協調設計・検証手法(高位合成)
- 動作合成とFPGAを利用したCベース協調設計・検証手法(高位合成)
- バス調停の遅延時間見積もりのための確率的数学モデル (ディペンダブルコンピューティング)
- バス調停の遅延時間見積もりのための確率的数学モデル (コンピュータシステム)
- マルチプロセッサ対応システムレベル設計環境SystemBuilder-MP
- オープンソース組込みシステム向けシミュレータのマルチプロセッサ拡張
- バス調停の遅延時間見積もりのための確率的数学モデル
- バス調停の遅延時間見積もりのための確率的数学モデル
- マルチプロセッサ対応システムレベル設計環境SystemBuilder-MP(ソフトウェアシステム)
- マルチプロセッサ対応システムレベル設計環境SystemBuilderを用いたFPGA向け設計事例 (リコンフィギャラブルシステム)
- マルチプロセッサ対応システムレベル設計環境SystemBuilderを用いたFPGA向け設計事例(設計フレームワーク)
- 高位合成によるSTPエンジン及びFPGAへのAES/ADPCMの実装と評価 (リコンフィギャラブルシステム)
- システムレベル通信モデルにおけるFIFOベース通信チャネルの効率化機構と自動合成(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- システムレベル通信モデルにおけるFIFOベース通信チャネルの効率化機構と自動合成(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- システムレベル通信モデルにおけるFIFOベース通信チャネルの効率化機構と自動合成
- 高位合成によるSTPエンジン及びFPGAへのAES/ADPCMの実装と評価(リコンフィギャラブル応用)
- 組込みシステムのアーキテクチャ探索における性能ボトルネック解析(システム設計技術(1),デザインガイア2012-VLSI設計の新しい大地-)
- 組込みシステムのアーキテクチャ探索における性能ボトルネック解析(システム設計技術(1),デザインガイア2012-VLSI設計の新しい大地-)