自動パイプライン化を用いたFPGAにおけるプロトタイピングの高速化 (VLSI設計技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会の論文
• 2009-05-20

著者

• 鄭 カイ

  早稲田大学大学院 情報生産システム研究科

• 木村 智生

  松下電器産業株式会社プラットフォーム開発センター

関連論文

• マルチステージクロックゲーテイングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
• マルチステージクロックゲーティングにおけるクロック制御回路の共有について(低電力設計,デザインガイア2010-VLSI設計の新しい大地-)
• 自動パイプライン化を用いた FPGA におけるプロトタイピングの高速化
• 自動パイプライン化を用いたFPGAにおけるプロトタイピングの高速化
• 1.4V 60MHzアクセス0.25μm内蔵型フラッシュEEPROM
• 自動パイプライン化を用いたFPGAにおけるプロトタイピングの高速化 (VLSI設計技術)

スポンサーリンク