素子の微細化がアナログCMOS回路に及ぼす影響についての研究--CMOS演算増幅器及びパイプライン型ADC性能のデザインルール依存性

スポンサーリンク

概要

• 論文の詳細を見る
• 映像情報メディア学会の論文

著者

• 倉科 隆

  東京工業大学大学院理工学研究科電子物理工学専攻

• 宮原 正也

  東京工業大学大学院理工学研究科

関連論文

• 補間技術とバックグランド補償技術を用いた8-bit 600-MSps並列型ADCに関する研究(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• C-12-63 並列型ADC用の参照電圧回路のRC遅延に関する検討(C-12.集積回路,一般セッション)
• C-12-18 コンパレータノイズがA/Dコンバータの性能に与える影響に関する研究(C-12.集積回路,一般セッション)
• C-12-19 容量DACの寄生容量がSAR ADCの精度に与える影響の検討(C-12.集積回路,一般セッション)
• C-12-23 ダブルテールラッチ型コンパレータとプリアンプを用いたコンパレータの性能比較(C-12.集積回路,一般セッション)
• セットリング時間最適設計技術を適用したスイッチトキャパシタ回路におけるノイズ評価(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• CS-2-2 超高速ADCの低FoM化技術(CS-2.広帯域・大容量ワイヤレスネットワークを実現するRFとディジタルのコラボレーション,シンポジウムセッション)
• C-12-7 基板バイアスによる比較器のオフセット補償技術に関する検討(ミックスドシグナル,C-12.集積回路,一般セッション)
• C-12-6 入力信号レンジがSAR ADCの性能に与える影響に関する研究(ミックスドシグナル,C-12.集積回路,一般セッション)
• C-12-8 低キックバック・低雑音な比較器に関する検討(ミックスドシグナル,C-12.集積回路,一般セッション)
• C-12-21 インバータを用いた送受信機に関する研究(RF(1),C-12.集積回路,一般セッション)
• 医療用デバイスに向けた低消費電力発振器の検討(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 医療用デバイスに向けた低消費電力発振器の検討(ワイヤレスとワイヤライン,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 縦並列構成ダイレクトサンプリングミクサの設計・試作(能動回路,マイクロ波論文(大学発))
• C-12-60 低電源電圧動作のADCのためのボディバイアス解析(ADC,C-12.集積回路,一般セッション)
• C-12-57 Noise Effects Caused by Settling Time Optimization in Switched-Capacitor Circuit
• 医療用超低電力センサーテレメトリーLSIの開発(学生・若手研究会)
• サンプリングミキサを用いたワンセグ放送用tunerフロントエンドの研究(技術展示/ポスター展示,技術展示,ポスター展示,無線信号処理実装,一般)
• C-12-23 Switched Capacitor Filter(SCF)技術を用いたサンプリングミキサの検討(C-12.集積回路C(アナログ),一般講演)
• 素子の微細化がアナログCMOS回路に及ぼす影響についての研究 : CMOS演算増幅器及びパイプライン型ADC性能のデザインルール依存性(アナログ・デジアナ・センサ, 通信用LSI)
• 素子の微細化がアナログCMOS回路に及ぼす影響についての研究--CMOS演算増幅器及びパイプライン型ADC性能のデザインルール依存性
• BCI-1-9 超高速AD/DA技術の最新動向(BCI-1.光通信を支える最新エレクトロニクス技術)
• BCI-1-9 超高速AD/DA技術の最新動向(BCI-1.光通信を支える最新エレクトロニクス技術,依頼シンポジウム,ソサイエティ企画)
• BCI-1-9 超高速AD/DA技術の最新動向(BCI-1.光通信を支える最新エレクトロニクス技術,依頼シンポジウム,ソサイエティ企画)
• CK-2-12 超高速・低消費電力ADC/DAC(CK-2.ミリ波実用化に向けたデバイス・回路・システム技術の現状と将来,ソサイエティ特別企画,ソサイエティ企画)
• CK-2-12 超高速・低消費電力ADC/DAC(CK-2.ミリ波実用化に向けたデバイス・回路・システム技術の現状と将来,ソサイエティ企画)
• C-12-22 並列型A/Dコンバータにおけるエンコーダの高速化の検討(C-12.集積回路C(アナログ),一般講演)
• スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討(アナログ・デジアナ・センサ,通信用LSI)
• スイッチのオン抵抗がパイプライン型ADC性能に及ぼす影響とセトリング時間最適設計技術の検討 (情報センシング)
• マルチビット型パイプライン型ADCの検討
• マルチビット型パイプライン型ADCの検討(イメージセンサのインターフェース回路,アナログ,及び一般)
• パイプライン型ADCの研究 : 容量とOPアンプの基本要件の検討
• パイプライン型ADCの研究 : 容量とOPアンプの基本要件の検討(アナログ・ディジアナ・センサ,通信用LSI)
• C-12-40 容量DACの寄生容量がSAR ADCの精度に与える影響の検討(C-12.集積回路,一般セッション)
• C-12-41 コンパレータの出力遅延を用いた補間に関する検討(C-12.集積回路,一般セッション)
• C-12-9 遅延時間補間を用いた0.5V 6-bit 500MS/s FLASH ADCの検討(ADC, Mixed-Signal回路,C-12.集積回路,一般セッション)
• C-12-8 寄生容量が補間型パイプラインADCの性能に与える影響(ADC, Mixed-Signal回路,C-12.集積回路,一般セッション)
• C-12-19 MOM容量の容量設定精度とばらつきの測定(デジタル集積回路,C-12.集積回路,一般セッション)
• C-12-7 A High-Speed Clock-Scalable Dynamic Amplifier for Mixed-Signal Applications
• 補間型パイプラインADCに用いる増幅器の精度向上の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
• SAR ADCにおける精度向上の検討(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
• C-12-25 低電圧動作にむけたMOM容量を用いた比較器のオフセット補償(ADC・DAC,C-12. 集積回路,一般セッション)

もっと見る 閉じる

スポンサーリンク