A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits (デザインガイア 2004--VLSI設計の新しい大地を考える研究会)

スポンサーリンク

概要

• 論文の詳細を見る
• 情報処理学会の論文
• 2004-12-01

著者

• Takada Masanori

  Graduate School Of Information Science And Technology The University Of Tokyo

• Ge Yi

  Graduate School Of Information Science And Technology The University Of Tokyo

• Ge Y

  東大 大学院情報理工学系研究科

• 葛 毅

  株式会社富士通研究所

• Yi Ge

  Department of Computer Science

関連論文

• 組み込み向けベクトルアーキテクチャ
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits (デザインガイア2004--VLSI設計の新しい大地を考える研究会)
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits (デザインガイア2004--VLSI設計の新しい大地を考える研究会)
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits (デザインガイア2004--VLSI設計の新しい大地を考える研究会)
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits (デザインガイア 2004--VLSI設計の新しい大地を考える研究会)
• Hardware Organization of High-Radix SRT Division Based on the Logical Circuit Realization
• Hardware Organization of High-Radix SRT Division Based on the Logical Circuit Realization

スポンサーリンク