組み込み向けベクトルアーキテクチャ

スポンサーリンク

概要

• 論文の詳細を見る

• 我々は無線通信ベースバンド処理の端末向け DSP を開発した.開発した DSP は汎用 CPU にベクトルユニットを搭載した構成になっている.本ベクトルユニットはベクトル型スーパーコンピュータのアーキテクチャを継承している.ただし組み込み向けにカスタマイズを施した.簡単な配列処理プログラムを用いて評価した結果,スカラ CPU に比して 60 倍から 184 倍の性能向上が得られた.ピーク演算性能は 12GOPS@250MHz である.

• 2011-07-20

著者

• 廣瀬 佳生

  株式会社富士通研究所

• Ge Yi

  Graduate School Of Information Science And Technology The University Of Tokyo

• Ge Y

  東大 大学院情報理工学系研究科

• 毛利 真寿

  株式会社富士通研究所

• 葛 毅

  株式会社富士通研究所

• 竹部 好正

  株式会社富士通研究所

• 都市 雅彦

  株式会社富士通研究所

• 伊藤 真紀子

  株式会社富士通研究所

• 高橋 宏政

  株式会社富士通研究所

• Yi Ge

  Department of Computer Science

関連論文

• 動的再構成回路に基づくソフトウェア無線向け信号処理プラットフォームLSIの開発
• 動的再構成回路に基づくソフトウェア無線向け信号処理プラットフォームLSIの開発(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 4Way VLIW 組み込み用途向けマルチメディアプロセッサ
• 組み込み向けベクトルアーキテクチャ
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits (デザインガイア2004--VLSI設計の新しい大地を考える研究会)
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits (デザインガイア2004--VLSI設計の新しい大地を考える研究会)
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits (デザインガイア2004--VLSI設計の新しい大地を考える研究会)
• A Cost-effective Technique to Mitigate Soft Errors in Logic Circuits (デザインガイア 2004--VLSI設計の新しい大地を考える研究会)
• Hardware Organization of High-Radix SRT Division Based on the Logical Circuit Realization
• Hardware Organization of High-Radix SRT Division Based on the Logical Circuit Realization

もっと見る 閉じる

スポンサーリンク