ブロック浮動小数点処理の効率化に関する一検討
スポンサーリンク
概要
- 論文の詳細を見る
ディジタル信号処理を固定小数点DSPを用いて実現する場合,演算精度を保つため,ブロック浮動小数点演算を行う場合が多い.この処理を効率良く行わないと,ダイナミックステップ数が増え,DSPの消費電力を増加させる要因となる.そこで本報では,ブロック浮動小数点演算の処理を効率良く実行できる数値表現とDSPの一構成法を提案する.
- 電子情報通信学会の論文
- 1994-09-26
著者
関連論文
- 低電力プロセッサアーキテクチャの現状と諸課題
- 16ビット低消費電力ディジタル信号処理プロセッサ
- 80MOPS高速/低消費電力16ビットDSP
- CELP方式における雑音符号ベクトル長の制限に関する一検討
- CELP実行時の消費電流削減手法の検討
- ブロック浮動小数点処理の効率化に関する一検討
- A-96 ブロック浮動小数点処理の効率化に関する一検討(A-4. ディジタル信号処理,一般講演)
- 固体録音における話速変換機能の検討
- 高機能ディジタル信号処理プロセッサ (半導体集積回路特集) -- (各種集積回路)
- 第3世代移動体通信システム (特集 移動体電話)