リープフログシミュレーションによる有極形低域・帯域通過フィルタの能動素子数削減法
スポンサーリンク
概要
- 論文の詳細を見る
The leapfrog simulation of doubly-terminated LC-ladder circuits is one of the methods to realize analog integrated filter circuits with low parameter sensitivity. However, this method has a drawback that the simulated circuits for higher-order filters with transmission zeros requires a large number of active elements which consume large chip area and power dissipation. This paper proposes an signal addition circuit which can be used as a building block for the simulated circuit with a lower number of the active elements and shows the feasibility by using an implementation example of a 10th-order band-pass filter with transmission zeros.
著者
関連論文
- 誘導性素子を用いないCMOS低雑音増幅回路の特性比較
- 低い電源電圧で動作可能なCMOSカレントミラー回路
- 電流モードLCシミュレーション形高域フィルタ
- スイッチトキャパシタ低域通過フィルタの素子値の広がりを考慮した雑音低減のための設計法
- A-1-9 スイッチト・キャパシタフィルタにおける容量値広がりの低減手法(A-1.回路とシステム,一般セッション)
- 分割テール電流源を用いた演算増幅器による帰還形トラックアンドホールド回路
- 回路応答の統計量の高速推定
- 今日のLSI設計教育の課題と提言
- 信号分割手法に基づき基板雑音と歪みを同時に低減するためのフィルタ構成
- 低域通過フィルタの挿入によりジッタの影響を低減した連続時間型〓ΔA-D変換器の一構成法
- アベレージングに基づくフラッシュ型A/D変換器の無歪化
- MRCの拡張とその応用
- 2種類の周波数特性を有する能動フィルタの一構成法とそのモノリシック集積化
- 単位利得バッファを用いたSC増幅回路における素子数およびオフセットの低減
- 方形波参照信号を用いた連続時間系フィルタの自動調整システム
- オンチップアナログインタフェースの同相ノイズ低減に関する一手法
- リープフログ形振幅可変遅延平坦フィルタの一構成法
- インピーダンス・スケーリングに基づく高周波OTA-Cフィルタの一補償法
- キャリヤの移動度の変化及び基板効果の影響を受けないMOS電圧-電流変換回路
- キャリアの移動度の変化及び基板効果の影響を受けない低歪みOTA
- 非飽和動作MOSFETの2次効果による歪みを低減したOTA
- FD-SOIプロセスによる低域通過特性を有する低雑音広帯域増幅器の一構成
- ダイレクトコンバージョン受信機用DCオフセット除去回路の一構成法
- GICを用いた可変キャパシタンスマルチプライヤの一構成法
- 与えられた出力電圧比を容量値に依存せずに実現するキャパシタンス電圧変換回路
- アクティブインダクタの対称構成による低消費電力化
- 制御電流に対して発振周波数が直線的に変化する四相出力発振回路の測定結果と位相誤差の検討
- サイクリック型スイッチトカレントA/D変換器の一構成
- 高域LCフィルタの一シミュレーション法
- OTAを用いた定抵抗回路の構成
- ディープサブミクロンプロセスを用いた高電圧インタフェース回路の一構成
- 位相比較器のオーバーラップ時間の最適化
- 電流二乗回路に基づいた擬似指数関数発生回路の一構成(アナログ信号処理)
- 単一ソースフォロワによる高次ローパスフィルタの構成法
- ダブルエッジトリガ型位相比較器を用いた位相同期回路の小面積化
- 1V電源電圧を用いた5次低域通過フィルタの構成
- 同相帰還回路が不要な平衡型フィルタの低消費電力化
- 低い遮断周波数を有する高域通過フィルタの集積化実現とその応用
- 能動インダクタを用いた低雑音電圧制御発振回路の一構成
- ピークホールド回路を用いた自動利得制御
- 高電圧信号処理に適した低電圧可変利得電流増幅回路の一構成
- 縦続接続型トラックアンドホールド回路を用いた高速低消費電力ADC
- 伝送零点を有するリープフログ型帯域通過フィルタの低消費電力化
- A 0.5V Logdomain Filter Using Low Threshold Voltage SOI CMOS Process
- GICに基づくインピーダンスの実現
- 広い飽和領域を有するカスコード接続MOSFET
- FM受信機の構成 : CMOSプロセスによる1チップ化を目指して
- アナログディジタル混載SoCにおける同相雑音除去回路
- 素子値の広がりが大きいスイッチトキャパシタ低域通過フィルタの極感度を用いた特性比較
- 電子回路技術委員会から見た電子回路技術の10年間の動向と今後の展望
- TA-1-1 最近のアナログ回路技術の動向と展望
- 複素係数ログドメインフィルタの低消費電力化
- OTAを用いた電圧帰還型 Companding 積分器
- MOSFET数の少ない差動 Companding 積分器の一構成法
- MOSFETを用いた Companding 積分器の一構成法
- 低消費電力スイッチトカレントサンプルホールド回路
- 電流源を共用したデプリーション形MOSボルテージホロワ
- 電流源を共用したデプリーション形MOSボルテージホロワ
- ガードリングと接地領域の形状による基板雑音の低減効果の検討
- OTAの Rail-to-Rail 化手法の提案
- MOSFETの等価変換による低電源電圧OTAの構成
- リングオシレータの低位相雑音化に関する考察
- 複数領域で動作するMOSFET対による Rail-to-Rail 電圧-電流変換
- CMOS companding 積分器に適したOTAの構成
- 等価MOSFET回路と Rail-to-Rail OTA への応用
- 同一チャネルMOSFETのみをVCCSとして用いた Rail-to-Rail OTA
- DCオフセットの無いソースフォロワを用いた電圧設定回路
- 非飽和領域で動作するMOSFETを用いたOTAの一構成法
- 電流パスの切換えによるリングオシレータの一高速化手法
- PLL周波数シンセサイザの同期引き込みの高速化
- 電流源を共用したディプリーション形MOSボルテージホロワ
- 制御電流に対する直線性を改善した四相出力発振回路
- 可変利得電流増幅回路の一構成
- 電流再利用技術を用いた低消費電力広帯域増幅器の設計に関する研究
- 4相出力リングオシレータの位相誤差の低減
- 制御電流に対する線形性を改善したMOSトランジスタ発振回路の一構成
- パルス伝送回路における高速信号伝達特性の改善
- 電子・情報・システム部門
- 広い近似範囲を有する擬似指数関数発生回路の一構成
- 分割型構成による歪除去の一手法
- トラックアンドホールド回路の二段構成による低消費電力化
- OTAを削減した伝送零点を有するリープフログ型フィルタの一構成法
- 回路ブロックの組み合わせによるアナログ電子回路の自動合成 : オペアンプの合成
- イメージ除去を考慮したオンチップ・チョッパ安定化ミキサの構成
- クロックフィードスルーの影響を低減したスイッチトカレントメモリセルの一構成法
- 高次電圧-電流変換関数を用いたMOSFET Companding積分器の構成
- 信号を分割して処理するスイッチトキャパシタ回路の構成
- キャパシタンスマルチプライヤを用いた低消費電力高スルーレート演算増幅器の構成
- トランスコンダクタンスパラメータに依存しないOTAを用いた Rail-to-Rail OTA の構成法
- 高次電圧-電流変換関数を用いた MOSFET Companding 積分器の検討
- 低電源電圧低消費電力第ニ世代カレントコンベア
- 可変テール電流源を用いた差動対による高スルーレート演算増幅器の構成
- 低電源電圧第二世代カレントコンベアの一構成法
- 2段積みMOSFET構成の電圧平均回路
- 2段積みMOSFET構成の電圧平均回路
- 同相成分を出力しないための平衡型回路の回路構造
- GICに基づいたMOSFET-Cインピーダンスシミュレーション
- 2段積みMOSFETで構成する低電源電圧OTA
- テール電流源をもたない低電源電圧OTA
- 線形な CMOS Rail-to-Rail OTA