C-003 組込みシステム向けDVFSアルゴリズムのリアルタイムOSへの実装および比較評価(C分野:ハードウェア・アーキテクチャ,一般論文)
スポンサーリンク
概要
著者
関連論文
-
投票高々1衝突化手法を用いた小面積画素並列ハフ変換回路の設計
-
バイアス電源の高電圧化による単一磁束量子回路の高速化の検討(信号処理基盤技術及びその応用,一般)
-
C-8-12 アドバンストプロセスを用いたSFQ-RDP用コンポーネント回路の動作評価(C-8.超伝導エレクトロニクス,一般セッション)
-
C-8-13 10 kA/cm^2 Nbプロセスを用いたSFQ-RDPの45GHz動作(C-8.超伝導エレクトロニクス,一般セッション)
-
多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路
-
多重高速保存型一括並列処理による省メモリな音声認識用HMM計算回路
-
C-8-1 Nb-9層アドバンストプロセスを用いて試作したシフトレジスタの測定評価(C-8.超伝導エレクトロニクス,一般セッション)
-
桁上げビットの二重化によるセルフチェッキング桁上げ先見加算器
-
桁上げビットの二重化によるセルフチェッキング桁上げ先見加算器
-
浮動小数点演算器アレイの構成のための評価環境
-
高位合成における多面体最適化のためのスレッド構成手法
-
高位合成における多面体最適化のためのスレッド構成手法
-
浮動小数点演算器アレイの構成のための評価環境
-
浮動小数点演算器アレイの構成のための評価環境(演算機構,組込み技術とネットワークに関するワークショップETNET2013)
-
浮動小数点演算器アレイの構成のための評価環境(演算機構,組込み技術とネットワークに関するワークショップETNET2013)
-
高位合成における多面体最適化のためのスレッド構成手法(動作合成,組込み技術とネットワークに関するワークショップETNET2013)
-
桁上げビットの二重化によるセルフチェッキング桁上げ先見加算器(デジタル回路,組込み技術とネットワークに関するワークショップETNET2013)
-
高位合成における多面体最適化のためのスレッド構成手法(動作合成,組込み技術とネットワークに関するワークショップETNET2013)
-
桁上げビットの二重化によるセルフチェッキング桁上げ先見加算器(デジタル回路,組込み技術とネットワークに関するワークショップETNET2013)
-
C-8-3 多層配線単一磁束量子回路のためのタイミングを考慮した自動配線ッールによる8ビット並列加算器の評価(C-8.超伝導エレクトロニクス)
-
C-003 組込みシステム向けDVFSアルゴリズムのリアルタイムOSへの実装および比較評価(C分野:ハードウェア・アーキテクチャ,一般論文)
もっと見る
閉じる
スポンサーリンク