A-1-32 ハイパスフィルタを用いて過剰ループ遅延の影響を低減した連続時間型ΔΣ変調器(A-1.回路とシステム,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2011-08-30
著者
-
安田 彰
法政大学
-
安田 彰
(株)Trigence Semiconductor
-
吉野 理貴
法政大学
-
安田 彰
法政大学大学院 工学研究科 電気工学専攻
-
木村 有希
法政大学
-
吉野 理貴
法政大学大学院 工学研究科 電気工学専攻
-
木村 有希
法政大学大学院工学研究科電気工学専攻
-
吉野 理貴
法政大学理工学部電気電子工学科
-
安田 彰
法政大学工学部電気電子工学科
-
安田 彰
法政大学理工学部
関連論文
- スペクトラムシェーピング法を用いたD級増幅器(プロセッサ,DSP,画像処理技術及び一般)
- ΔΣ変調器とハイパスミスマッチシェーパーを用いた自己校正型パイプラインADC
- Web ブラウザから使えるアナログIP設計環境(ALB) : IPの流通と再利用に向けて
- ベクトルフィルタを用いた並列ΔΣ変調器の検討
- アナログ回路登録システムの提案
- デジタル直接駆動型スピーカーにおける消費電力の低減
- スイッチング電源回路を用いたD級増幅器の検討
- LOキャンセル機能を有するミキサ一体型連続時間ΔΣADCに関する研究
- 積分器の非線形による歪みの影響を抑えた連続時間ΔΣADCの提案
- ミスマッチシェーパーを用いた自己補正型パイプラインADC