ΔΣ変調器とハイパスミスマッチシェーパーを用いた自己校正型パイプラインADC
スポンサーリンク
概要
著者
関連論文
-
スペクトラムシェーピング法を用いたD級増幅器(プロセッサ,DSP,画像処理技術及び一般)
-
ΔΣ変調器とハイパスミスマッチシェーパーを用いた自己校正型パイプラインADC
-
Web ブラウザから使えるアナログIP設計環境(ALB) : IPの流通と再利用に向けて
-
ベクトルフィルタを用いた並列ΔΣ変調器の検討
-
アナログ回路登録システムの提案
-
デジタル直接駆動型スピーカーにおける消費電力の低減
-
スイッチング電源回路を用いたD級増幅器の検討
-
LOキャンセル機能を有するミキサ一体型連続時間ΔΣADCに関する研究
-
積分器の非線形による歪みの影響を抑えた連続時間ΔΣADCの提案
-
ミスマッチシェーパーを用いた自己補正型パイプラインADC
-
出力素子の非線形性の影響を緩和するドライバ回路の検討
-
C-12-46 ジッターシェーピング型サンプル・ホールド回路(C-12. 集積回路C(アナログ回路),一般セッション)
-
AS-1-1 2次ミスマッチシェーピングΔΣ型DAC(AS-1.AD/DA変換回路のモデリング、シミュレーション、設計、評価技術,シンポジウム)
-
TDCを用いたPLLの検討
-
インターリーブADCにおけるタイミングミスマッチ検出方法の検討
-
2次ノイズシェーピングを利用するD級増幅器のSNR改善に関する検討
-
Δ〓変調器を用いた位相比較器の提案
-
C-12-20 スペクトラムシェーピング法を用いたD級増幅器の放射雑音測定(C-12.集積回路C(アナログ),エレクトロニクス2)
-
状態変数型位相補償回路の提案
-
スペクトラムシェーピング法を用いたD級増幅器(プロセッサ,DSP,画像処理技術及び一般)
-
スペクトラムシェーピング法を用いたD級増幅器(プロセッサ,DSP,画像処理技術及び一般)
-
スペクトラムシェーピング法を用いたD級増幅器(プロセッサ,DSP,画像処理技術及び一般)
-
A-1-17 デジタル直接駆動型スピーカシステムにおけるハードウェア規模の削減に関する研究(A-1.回路とシステム,一般セッション)
-
Web ツールを用いたアナログ回路設計の検討
-
連続時間型ΔΣ変調器におけるクロックジッタの影響を低減する方法に関する一検討
-
ベクトルフィルタを用いたカスケード型並列ΔΣ変調器
-
Web 上のアナログ回路設計環境における分散処理による検証効率向上について
-
アナログ回路登録システムにおける設計データ入力容易化について
-
A-1-12 高次ミスマッチシェーパーのノイズ低減法
-
A-1-32 ハイパスフィルタを用いて過剰ループ遅延の影響を低減した連続時間型ΔΣ変調器(A-1.回路とシステム,一般セッション)
-
ΔΣ変調器を用いたデジタルスピーカ駆動回路の一考察
-
A-10-4 デジタル直接駆動型スピーカシステムを用いた高指向性アクティブノイズコントロールシステム(A-10.応用音響,一般セッション)
-
A-3-1 設計者知識を活用したアナログ回路最適化時間の改善手法(A-3.VLSI設計技術,一般セッション)
-
A-1-16 Webツールを用いたアナログ回路最適化の検討(A-1.回路とシステム,一般セッション)
-
A-1-5 圧電スピーカ制御回路の一構成法(A-1.回路とシステム,一般セッション)
-
A-1-14 デジタル直接駆動スピーカ用自励式ドライバ回路の提案(A-1.回路とシステム,一般セッション)
-
デジタル直接駆動スピーカの大電力化に関する一考察
-
ALBユーザによる回路最適化プログラムの開発とALBへの組み込み
-
高精度カスケード型ΔΣDACの回路規模削減に関する一手法
-
圧電素子制御回路の一構成法
-
G級増幅器における電源電圧と出力段の切り替えのタイミング制御法
-
グローバル最適化手法とカスタム最適化手法を容易に適用できる回路最適化システムの開発
-
A-1-10 マルチビットデジタル直接駆動技術を用いたブラシレスDCモータシステム(A-1.回路とシステム,一般セッション)
-
C-12-72 ΔΣTDC(ΔΣ-Time to Digital Converter)の検討および設計(C-12.集積回路)
-
デジタル直接駆動技術の三相同期電動機への適用
-
スペクトラム拡散技術を用いたデジタルスピーカシステムのEMI低減回路の実証
-
デジタル直接駆動スピーカを用いた振幅制御による高指向性
-
デジタル直接駆動型スピーカーにおける多指向性制御に関する研究
-
FIRフィルタを用いてクロックジッタと過剰ループ遅延の影響を抑えた連続時間型ΔΣ変調器の設計
もっと見る
閉じる
スポンサーリンク