形状シミュレーションによるSiO_2及びSiエッチングのモデル化と、BiCSメモリホールエッチング(プロセス・デバイス・回路シミュレーション及び一般)

スポンサーリンク

概要

• 論文の詳細を見る

• 大容量メモリを実現するBiCS技術のキーとなる、メモリホールエッチングプロセスにおいて、形状シミュレーションを行った。SiO_2およびSiエッチングの基礎実験結果を元にモデリングを行い、そのモデルを用いてBiCSのメモリホールエッチングの形状シミュレーションを実施した。シミュレーションの結果、実験におけるテーパーやアンダーカット形状を再現することができた。モデリングのポイントは、SiO_2の側壁から反射したイオンが、Si表面に吸着した酸素保護層をはがすことである。

• 2010-11-04

著者

• 川端 研二

  株式会社東芝デバイスプロセス開発センター

• 市川 尚志

  株式会社東芝デバイスプロセス開発センター

• 川端 研二

  株式会社東芝先端メモリ開発センター

• 一之瀬 大吾

  株式会社東芝先端メモリ開発センター

• 玉置 直樹

  株式会社東芝デバイスプロセス開発センター

• 川端 研二

  株式会社東芝 先端メモリ開発センター

関連論文

• 構造緩和したSiO_2中のSiクラスタへのタイトバイディング計算の適用(プロセス・デバイス・回路シミュレーション及び一般)
• 形状シミュレーションによるSiO_2及びSiエッチングのモデル化と、BiCSメモリホールエッチング(プロセス・デバイス・回路シミュレーション及び一般)
• 半導体加工形状シミュレーション技術と大容量メモリBiCS
• 形状シミュレーションによるSiO_及びSiエッチングのモデル化と、BiCSメモリホールエッチング

スポンサーリンク