構造緩和したSiO_2中のSiクラスタへのタイトバイディング計算の適用(プロセス・デバイス・回路シミュレーション及び一般)

スポンサーリンク

概要

• 論文の詳細を見る

• 昨今の微細化の進展により、デバイスサイズはナノオーダーに突入しつつあり、これまで見過ごされてきた微細化極限物性的な問題が重要となる。SiO2に囲まれたSiクラスタの特性は、バルクの性質から大きく外れ、平面的なSi/SiO2界面のそれとも違うであろう。このような非バルク特性を考慮するには、デバイスを模した数nm規模の構造を原子レベルで解析する必要がある。今回、分子動力学とタイトバインディング法を用いることにより、SiO2に包まれたSiクラスタの電子状態密度がバルクSiとは異なるという結果を得た。

• 2009-11-05

著者

• 川端 研二

  株式会社東芝デバイスプロセス開発センター

• 市川 尚志

  株式会社東芝デバイスプロセス開発センター

• 渡辺 浩志

  株式会社東芝LSI基板技術ラボラトリー

• 川端 研二

  株式会社東芝先端メモリ開発センター

• 川端 研二

  株式会社東芝 先端メモリ開発センター

関連論文

• 構造緩和したSiO_2中のSiクラスタへのタイトバイディング計算の適用(プロセス・デバイス・回路シミュレーション及び一般)
• ゲート不純物の不完全イオン化とバンドギャップナローウィングがゲートからのトンネル電流に与える影響
• ゲート不純物の不完全イオン化とバンドギャップナローウィングがゲートからのトンネル電流に与える影響
• 形状シミュレーションによるSiO_2及びSiエッチングのモデル化と、BiCSメモリホールエッチング(プロセス・デバイス・回路シミュレーション及び一般)
• 半導体加工形状シミュレーション技術と大容量メモリBiCS
• 形状シミュレーションによるSiO_及びSiエッチングのモデル化と、BiCSメモリホールエッチング

スポンサーリンク