メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
真性乱数生成回路(TRNG)をデジタル回路で実装する手法として,ラッチのメタスタビリティを利用する回路が提案されている.ラッチ型TRNGは実装が難しいためカスタムLSIで実現されてきたが,本研究ではFPGAで実装する手法を提案する.提案回路は乱数品質を高めるためにハードマクロで実装し,クロックスキュー低減や内部ノードの負荷均衡化に配慮した.さらに乱数品質と生成速度を改善するため,複数ラッチの出力をXORしてエントロピー収穫を行っている.作成したTRNGはXilinx Virtex4 FPGA XC4VFX20に実装し,NISTテストに後処理なしで通過することを確認した.ラッチ128個からなるTRNGで,回路規模290 Slice,生成速度8.33Mbpsを実現した.
- 2009-01-22
著者
関連論文
- メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般)
- D-6-5 組込みシステムのための実時間性能計測手法の開発(D-6. コンピュータシステム,一般セッション)
- 実行時間予測モデルの構築法の改善(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- PLC命令列を論理回路に変換するツールの実装と評価(FPGAとその応用及び一般)
- メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般)
- メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般)
- メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般)
- 実行時間予測モデルの構築法の改善(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- A-3-13 鍵埋め込み型AES暗号化回路のFPGAによる実装と評価(A-3. VLSI設計技術,一般セッション)
- D-6-4 マルチコアPCクラスタの最適構成予測手法の検討(D-6. コンピュータシステム,一般セッション)
- D-6-2 命令セットに含まれる自由度の評価とその応用(D-6.コンピュータシステムA(アーキテクチャ),一般講演)
- D-6-1 組込みシステムのための浮動小数点演算の実装と評価(D-6.コンピュータシステムA(アーキテクチャ),一般講演)
- PLC命令列を論理回路に変換するツールの実装と評価(FPGAとその応用及び一般)
- PLC命令列を論理回路に変換するツールの実装と評価(FPGAとその応用及び一般)
- PLC命令列を論理回路に変換するツールの実装と評価(FPGAとその応用及び一般)
- PLC命令列を論理回路に変換するツールの実装と評価
- 第4回組込みシステム技術に関するサマースクール(SSEST4)実施報告(自由ソフト,教育,組込技術とネットワークに関するワークショップETNET2009)
- 第4回組込みシステム技術に関するサマースクール(SSEST4)実施報告(自由ソフト,教育,組込技術とネットワークに関するワークショップETNET2009)
- 第4回組込みシステム技術に関するサマースクール(SSEST4)実施報告(自由ソフト、教育,組込技術とネットワークに関するワークショップETNET2009)
- 第4回組込みシステム技術に関するサマースクール(SSEST4)実施報告(自由ソフト、教育,組込技術とネットワークに関するワークショップETNET2009)
- ディジタルフィルタのハードウェア特殊化と制振制御への応用(演算器最適化設計,FPGA応用及び一般)
- ディジタルフィルタのハードウェア特殊化と制振制御への応用(演算器最適化設計,FPGA応用及び一般)
- ディジタルフィルタのハードウェア特殊化と制振制御への応用(演算器最適化設計,FPGA応用及び一般)
- 振動抑制を考慮した追従システムのFPGAによる実装(リコンフィギャラブル応用2)
- 組合せ最適化による並列数値シミュレーションの静的負荷分散(並列処理)
- 並列数値シミュレーションの静的負荷分散法の拡張について
- 分散処理環境における数値シミュレーションの静的負荷分散手法
- 分散処理環境における数値シミュレーションの静的負荷分散手法
- C-004 Camellia暗号回路の鍵固定によるハードウェア特殊化(C分野:ハードウェア・アーキテクチャ,一般論文)
- 不均一クラスタ上での実行時間予測モデルとその改良(クラスタシステム)
- 不均一クラスタ上での実行時間予測モデルとその評価(HPC-10 : クラスタソフトウェア)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- D-6-2 不均一クラスタ上での並列Linpackの性能に関する検討
- 不均一クラスタの最適構成予測モデルの各応用への適用と評価(負荷分散,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 不均一クラスタの最適構成予測モデルの各応用への適用と評価(負荷分散, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 走査透過電子顕微鏡の実時間収差補正システムの性能予測(数値応用)
- D-18-1 確定的素数判定向けべき乗剰余演算器の改良に関する一考察(D-18.リコンフィギャラブルシステム,一般セッション)
- 振動抑制を考慮した追従システムのFPGAによる実装
- ディジタルフィルタのハードウェア特殊化と制振制御への応用
- ディジタルフィルタのハードウェア特殊化と制振制御への応用
- D-6-1 データ依存回路による部分グラフ同型判定
- ディジタルフィルタのハードウェア特殊化と制振制御への応用
- CS-9-1 スマートクラスルーム : インテリジェントヒューマンセンシングによる(CS-9. センサネット: エレクトロニクスと情報技術の融合, エレクトロニクス2)
- Miller-Rabin 素数判定法におけるべき乗剰余演算部の構成
- A-7-17 プログラムに対する電子透かし埋め込み法の評価
- AES暗号とCamellia暗号に対する暗号鍵を固定したハードウェア特殊化回路
- Ullmannのアルゴリズムのハードウェアによる実装に関する研究
- A-7-5 確定的素数判定法のハードウェア化に関する検討(A-7.情報セキュリティ,一般セッション)
- 部分グラフ同型判定アルゴリズムのFPGAによる実装と評価
- 部分グラフ同型判定アルゴリズムのFPGAによる実装と評価
- 部分グラフ同型判定アルゴリズムのFPGAによる実装と評価
- AES暗号とCamellia暗号に対する暗号鍵を固定したハードウェア特殊化回路(研究速報)
- D-6-4 データ依存回路による隣接判定方式の評価
- D-6-6 不均-クラスタの実行時間予測モデルの構築(D-6.コンピュータシステムA(アーキテクチャ),一般講演)
- SMD-9 三次元ポリゴンモデルの位相データを用いた電子透かしの一手法
- SMD-9 三次元ポリゴンモデルの位相データを用いた電子透かしの一手法
- 楕円曲線素数判定法を用いた鍵生成組込み型RSA暗号システムのFPGA実装
- PLC命令列を論理回路に変換するツールの実装と評価
- A-3-2 FPGAに対する部分グラフ同型判定アルゴリズム実装手法の提案
- C-015 ハードウェア特殊化AES暗号回路のFPGAへの実装と消費電力の測定(LSI システムと設計技術,C分野:ハードウェア・アーキテクチャ)
- ソフトプロセッサ向けのSIMD整数演算ユニットの設計と実装
- D-6-3 PLC命令列から論理記述を生成するツールの改良と評価(D-6.コンピュータシステムA(アーキテクチャ),一般講演)
- A-4-6 分布間距離を用いたBilateral Filterのパラメータ推定法(A-4.信号処理,一般セッション)
- C-016 Coarsely Integrated Operand Scanningアルゴリズムに基づくモンゴメリ乗算器の回路規模縮小手法の検討(C分野:ハードウェア・アーキテクチャ,一般論文)
- I-032 重みの対称性と空間分解による適応的バイラテラルフィルタの高速化の検討(I分野:グラフィクス・画像,一般論文)
- Adaptive Bilateral Filter の高速化の検討