PLC命令列を論理回路に変換するツールの実装と評価(FPGAとその応用及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
Programmable Logic Controller (PLC)の命令列をハードウェア記述言語(VHDL)に変換するツールを作成した.FPGAを用いてPLCプログラムを論理回路化することにより,PLCの利点である柔軟性を保ったまま,制御論理の速度と秘匿性の向上を図ることができる.本研究では,三菱電機FX2N PLCの命令列をVHDLに変換し,Altera StratixII FPGA上に実装して評価した.開発中の整列巻取機のPLCプログラムについて幾つかの設計を比較評価した結果,Sequential Design(SD)ではPLCと比較して約1800倍,Flat Design (FD)ではSDの5.6倍(PLCの約10000倍)の高速化が得られた.論理規模はSDが3554ALUT,FDが2643ALUTで,現行FPGAの容量と比較して充分小さい.
- 社団法人電子情報通信学会の論文
- 2007-01-10
著者
関連論文
- メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般)
- D-6-5 組込みシステムのための実時間性能計測手法の開発(D-6. コンピュータシステム,一般セッション)
- 実行時間予測モデルの構築法の改善(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- PLC命令列を論理回路に変換するツールの実装と評価(FPGAとその応用及び一般)
- メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般)
- メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般)
- メタスタビリティを利用した真性乱数生成回路のFPGAによる実装(アプリケーション1,FPGA応用及び一般)
- 実行時間予測モデルの構築法の改善(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- A-3-13 鍵埋め込み型AES暗号化回路のFPGAによる実装と評価(A-3. VLSI設計技術,一般セッション)
- D-6-4 マルチコアPCクラスタの最適構成予測手法の検討(D-6. コンピュータシステム,一般セッション)