オンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)

スポンサーリンク

概要

論文の詳細を見る
出荷するモジュール品質の改善のために、オンチップPLLを用いた高速スキャンテストをLSSD設計で行った。また、オンチップPLLを用いたテストの応用としてソースシンクロナスDDR(Double Data Rate)インターフェイスをJTAGを用いてテストする方法を提案する。
2006-11-22

著者

横田俊彦
日本アイビーエム

関連論文

スポンサーリンク