オンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用
スポンサーリンク
概要
- 論文の詳細を見る
- 2006-11-22
著者
関連論文
- オンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- オンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- オンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用
- オンチップPLLを用いたLSSD高速スキャンテストとソースシンクロナスDDRインターフェイスのテストへの応用(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- Cell optimization for low power CM0S LSI