高速2値イメージ圧縮伸張LSIの開発 : ファクシミリと画像一般 : 画像通信システム
スポンサーリンク
概要
- 論文の詳細を見る
For high-speed decoding of the MMR code, presented is a new pipelined CODEC, which generates output image nearly at the maximum data flow rate of I byte per machine cycle. A pipeline hazard which is intrinsic to the MMR coding scheme is identified. Proposed pipeline configuration optimized for the MMR-decoding, enhanced parallelism to generate - a fixed amount of the image regardless the word-boundary, and hardwired controls for key-steps are attributed for this high data rate. This was designed as a VLSI, fablicated and evaluated. Any of the CCITT test charts was expanded in less than 0.15 sec. with machine cycle time of 200ns.
- 社団法人映像情報メディア学会の論文
著者
-
佐藤 文孝
(株)東芝青梅工場
-
佐藤 文孝
東芝コンピュータエンジニアリング株式会社
-
村山 正佳
(株)東芝情報処理・機器技術研究所
-
住田 重和
(株)東芝情報通信システム技術研究所
-
足立 謙典
(株)東芝情報通信システム技術研究所
-
足立 謙典
東芝
-
村山 正佳
東芝
-
住田 重和
東芝
関連論文
- 高速2値イメージ圧縮伸張 LSI の一構成法
- 2値イメ-ジ用高速符号化/復号LSI (画像処理技術)
- 高速2値イメージ圧縮伸張LSIの開発 : ファクシミリと画像一般 : 画像通信システム
- 低速小規模マイクロプロセッサを内蔵したサービスプロセッサ
- ある分割問題の動的計画法による高速アルゴリズム
- ある種の割当て問題における解法について
- マイクロ命令の実行時間分布に基づく最適マシンサイクル時間の決定法
- 大形計算機における保全性設計
- 8)高速2値イメージ圧縮伸張LSIの開発(画像通信システム研究会)