C-12-4 低温動作ニューロンMOS回路の最適化
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 2000-09-07
著者
-
波多野 裕
静岡理工科大学電子工学科
-
波多野 裕
静岡理工科大学大学院理工学研究科材料科学専攻 : 静岡理工科大学理工学部電子工学科
-
落合 忠博
静岡理工科大学大学院理工学研究科材料科学専攻
-
波多野 裕
静岡理工科大 理工
関連論文
- CMOS VLSI回路の設計試作 (1) : マクロセルライブラリ
- VDECチップを用いたクロックレーシングフリー回路の検討
- 10進ディジタルLSI回路(2)実測結果
- C-12-4 低温動作ニューロンMOS回路の最適化
- ニューロンMOS回路の直流動作解析
- ニューロンMOS回路の低温動作解析
- サブミクロンCMOSプロセスによるマイクロプロセッサの設計
- C-12-49 ニューロンMOSマクロモデルの提案とデバイス試作
- C-12-30 DUVレーザによる多層配線0.5μmCMOSチップの加工
- CMOS VLSI回路の設計試作(4)高速化の検討
- CMOS VLSI回路の設計試作 (3) : 耐放射線回路
- CMOS VLSI回路の設計試作 (2) : フルカスタム設計
- ナノ秒6トランジスタCMOSスタティックRAMの設計試作(2)回路設計
- ナノ秒6トランジスタCMOSスタティックRAMの設計試作(1)メモリ・セルと光ビーム照射実験
- 10進ディジタルLSI回路(1)回路設計