CMOS VLSI回路の設計試作 (2) : フルカスタム設計
スポンサーリンク
概要
- 論文の詳細を見る
CMOS VLSI回路の高速・高性能化を目的として, 論理を実現する回路構成の違いにより, 集積密度と回路性能の関係を検討するため, 異なった回路構成の全加算器をフルカスタム方式で設計し, 大規模集積システム設計教育研究センターのテストランで試作した。さらに, 微細化の効果をそれぞれの回路構成につき調べたので, その結果を報告する。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
藤元 聖一
静岡理工科大学電子工学科
-
波多野 裕
静岡理工科大学電子工学科
-
波多野 裕
静岡理工科大学大学院理工学研究科材料科学専攻 : 静岡理工科大学理工学部電子工学科
-
山田 貴弘
静岡理工科大学電子工学科
-
波多野 裕
静岡理工科大 理工
-
山田 貴弘
静岡理工科大学電子工学科 : (現)三栄ハイテックス(株)lsi設計課
-
藤元 聖一
静岡理工科大学電子工学科 : (現)ヤマハ(株)半導体大阪デザインセンタ
関連論文
- CMOS VLSI回路の設計試作 (1) : マクロセルライブラリ
- VDECチップを用いたクロックレーシングフリー回路の検討
- 10進ディジタルLSI回路(2)実測結果
- C-12-4 低温動作ニューロンMOS回路の最適化
- ニューロンMOS回路の直流動作解析
- ニューロンMOS回路の低温動作解析
- サブミクロンCMOSプロセスによるマイクロプロセッサの設計
- C-12-49 ニューロンMOSマクロモデルの提案とデバイス試作
- C-12-30 DUVレーザによる多層配線0.5μmCMOSチップの加工
- CMOS VLSI回路の設計試作(4)高速化の検討
- CMOS VLSI回路の設計試作 (3) : 耐放射線回路
- CMOS VLSI回路の設計試作 (2) : フルカスタム設計
- ナノ秒6トランジスタCMOSスタティックRAMの設計試作(2)回路設計
- ナノ秒6トランジスタCMOSスタティックRAMの設計試作(1)メモリ・セルと光ビーム照射実験
- 10進ディジタルLSI回路(1)回路設計